我起初的FPGA學(xué)習(xí)歷程,走了不少彎路,現(xiàn)在看來,如果采用自學(xué)的方式,這些彎路也是多數(shù)人會遇到的:
1.買一本書,花大量的時間學(xué)習(xí)語法;
2.到網(wǎng)上到處搜一些資料,類似大全、玩轉(zhuǎn)之類的,找一些速成之法;
3.買一個開發(fā)板,看代碼、下載例程看現(xiàn)象
作為一個剛接觸FPGA的初學(xué)者,這似乎是必經(jīng)之路,我就以這樣的方式學(xué)了大約半年的時間。當然 ,這樣的學(xué)習(xí)方法并不是說學(xué)不好,而是很難學(xué)好,或者要想學(xué)好需花費太長的時間。
以看書學(xué)習(xí)為例,可以說書是根源,學(xué)習(xí)任何知識都離不開書,書作為一個知識體系,必然要求要全面、系統(tǒng),但它的缺點也在于全面、系統(tǒng)。
我在學(xué)Verilog時,就是拿一本書,仔仔細細的看,花費了不少時間,我們都知道,Verilog的很多語法是不能綜合的,不能綜合的語法并沒有實際的電路與之對應(yīng),當然在具體的邏輯設(shè)計時是不能用的,但書上并不會很明確的指出。
再舉一個例子,也是很多人都犯過的一個錯誤:以普通信號作為always的敏感信號列表。我們這樣寫的時候,根本不會意識到這是錯誤的,因為書上就是這么教的。其實可以這么理解,對于Verilog語法,書上是一個全集,很多用法作為知識點是對的,但在實際的應(yīng)用中就是錯誤的。因此,太依賴書學(xué)習(xí),會學(xué)的全而不好,也浪費時間。
我是自學(xué)了大約半年的時間后接觸的明德?lián)P課程,起初也想報班的,但動輒上萬的培訓(xùn)費用,學(xué)生黨承受不起。學(xué)完了明德?lián)P課程,可以不夸張的說,有一種相見恨晚的感覺。明德?lián)P課程中有句話說的很好:點透學(xué)習(xí)誤區(qū),撥出設(shè)計精髓。這也是我對明德?lián)P課程的評價,首先學(xué)習(xí)了明德?lián)P課程,我才意識到之前的學(xué)習(xí)方法有很大、很多的誤區(qū),走了不少彎路,比如一個自學(xué)者很可能把語法作為很大的一部分花大量實踐去學(xué)習(xí),但學(xué)了明德?lián)P課程就會知道語法重要但并非重心,甚至完全沒學(xué)過語法,也能通過明德?lián)P課程學(xué)會如何進行FPGA設(shè)計。個人感覺如果按照之前的學(xué)習(xí)方法,學(xué)上兩年可能只頂?shù)纳蠈W(xué)習(xí)課程的兩個月。明德?lián)P的課程不僅僅是一個課程,也是一個經(jīng)驗積累,課程的本身已經(jīng)為初學(xué)者排除了諸多誤區(qū),同時明德?lián)P課程也注重實踐,強調(diào)自我動手設(shè)計,只要按照他的課程一步步走,就能很快的學(xué)到真正的設(shè)計。