一、SRIO協議與PCIe的區(qū)別

典型的PCIe結構定義了一個以單個中央處理器為核心的計算機系統(tǒng)，如常見的工控機、PXIe機箱控制器、服務器內的IO設備。從系統(tǒng)架構來看，這個結構的優(yōu)勢在于可有統(tǒng)一的軟件驅動，軟件模型，設備間具備優(yōu)異的兼容性。兼容性才是王道，廠商就可以用一個標準包打天下。

圖1 PCIe 互聯架構

PCIe 的幀格式如下圖所示。

幀由 1 字節(jié)的幀起始、2 字節(jié)的序列號、16 或 20 字節(jié)的報頭、0 到 4096 字節(jié)的數據字段、0 到 4 字節(jié)的 ECRC 字段、4 字節(jié)的 LCRC、和 1 字節(jié)的幀結束。

數據字段中傳輸的位數越少，開銷就越大。零字節(jié)數據字段會導致 100% 的開銷，因為沒有傳輸數據。

圖 2 PCIe 的幀格式

二、RapidIO

RapidIO定義了一種高性能、分組交換互連技術，用于在微處理器、DSP、通信和網絡處理器、系統(tǒng)內存和外圍設備之間傳遞數據和控制信息。

RapidIO 適用于點對點的設備間通訊，不需要經過一個中央處理器進行調度，就可以完成設備間的通訊，并且包長度簡單，效率相對于PCIe要更高，有效數據傳輸速度更快。

但是RapidIO沒有定義標準的軟件模型，這就導致廠家之間的設備大概率無法兼容，從而只能在某些領域進行部署，不易推廣。

RapidIO 由于比PCIe更簡單、更高效、延遲更低等特點，已經在嵌入式領域、圖像處理、通訊系統(tǒng)、軍工航天有了大量的應用。

在實際的應用場景中，例如醫(yī)學影像等圖像處理領域，經常需要擴展單塊DSP、FPGA的計算能力，這時候需要將多個DSP或者FPGA通過高速串口進行互聯，此時RapidIO就是當前互換性最好的一個最佳選擇，因為PCIe太過復雜，Xilinx的Auraro效率也不滿足要求，并且互換性不好。

三、可用的SRIO驗證硬件

目前具備SRIO接口的硬件不多，推薦廣州星嵌電子科技有限公司開發(fā)的DSP+FPGA+RAM開發(fā)板： http://web.xines.cn/pingguban/28.html

也可用于評估EMIF等接口。

XQ6657Z35/45-EVM評估板，由廣州星嵌電子科技有限公司采用核心板+底板架構設計。 

DSP選用TI TMS320C6657 雙核C66x 定點/浮點，主頻 1.25GHz/核； 

FPGA選用Xilinx Zynq SoC處理器采用的XC7Z035-2FFG676I 或 XC7Z045-2FFG676I。

SRIO測試截圖