fenghaili： 你的回復(fù)非常清晰，比如：“開(kāi)始-》運(yùn)行-》cmd”，任何人一看就能明白。 但是還有不明白方面，如同其他人一樣的問(wèn)題：按照以上步驟裝，命令窗口中出現(xiàn)“MentorKG -patch 不是內(nèi)部 ...

如何隱藏鋪好的銅皮，但是走線和Pin腳都可以正�？匆�(jiàn)并正常走線？謝謝！QQ460487150

使用allegro 畫(huà)的后綴是brd的文件如何轉(zhuǎn)成gerber文件？PCB板廠的工程師都不會(huì)轉(zhuǎn)，讓我太吃驚，差10來(lái)天了，還是沒(méi)有找到能轉(zhuǎn)的人或廠家。我有文件，哪位大俠幫忙轉(zhuǎn)一下，謝謝！

附件中的文件是以前做的，忘了是EE7.7還是EE7.9，現(xiàn)在用EE7.9.3打開(kāi)，左下角那個(gè)mark點(diǎn)無(wú)法選中，也無(wú)法刪除，后來(lái)又在原理圖中把器件都刪除了，只留了一個(gè)器件，更新到PCB后，里面的mark點(diǎn)、鋪 ...

用Expedition PCB畫(huà)一個(gè)圓板，用FabLink XE拼版，但出現(xiàn)一個(gè)問(wèn)題，郵票孔無(wú)法精確的環(huán)形排列。 FabLink XE中無(wú)法用Keyins命令陣列粘帖郵票孔，但以前郵票孔是直線排列，用個(gè)笨方法，畫(huà)個(gè)輔助圓 ...

求PCB設(shè)計(jì)高手無(wú)數(shù)名，解救正在突出重圍的學(xué)弟學(xué)妹��！求加入QQ群64503800，共同學(xué)習(xí)進(jìn)步��！

據(jù)有關(guān)高速PCB布線建議的文章介紹，SDRAM存儲(chǔ)器走線時(shí)要注意“盡量短且等長(zhǎng)”，這是對(duì)于什么線來(lái)說(shuō)的？

一塊cpu+4塊ddr，地址線需要走等長(zhǎng) 問(wèn)題：cpu上的線是同時(shí)與4塊ddr連接的，每個(gè)ddr內(nèi)的地址線需要等長(zhǎng)。 這種分支結(jié)構(gòu)的等長(zhǎng)如何走？

AD9區(qū)域線寬規(guī)則好象不適用于自動(dòng)布線，請(qǐng)高手共議。

請(qǐng)問(wèn)這里用protel畫(huà)圖，“in sin"和”out square"是網(wǎng)絡(luò)標(biāo)號(hào) ？還是文字標(biāo)注|？

在用Altium Designer畫(huà)一個(gè)PCB，采用四層板，分別為T(mén)op layer，Internalplane1（GND），Midlayer1，bottom layer，由于上面有13.56MHz的PCB天線線圈，所以PCB天線線圈下面的GND 需要挖去，請(qǐng)問(wèn) ...