跟我學嵌入式(arm fpga 原理圖 pcb verilog 焊接調(diào)試軟件硬件)

wangkj · 發(fā)表于 2013-1-24 15:45:52

布線

wangkj · 發(fā)表于 2013-1-24 15:46:38

布線

wangkj · 發(fā)表于 2013-1-24 15:47:22

布線

wangkj · 發(fā)表于 2013-1-24 15:47:58

布線

wangkj · 發(fā)表于 2013-1-24 15:48:35

布線

wangkj · 發(fā)表于 2013-1-24 15:49:15

下面的內(nèi)容是布線后的覆銅處理。

點擊 sharp -> Rectangular

wangkj · 發(fā)表于 2013-1-24 15:50:16

Assign net name 網(wǎng)絡名是地。
覆銅一般都是連通地層。

wangkj · 發(fā)表于 2013-1-24 15:50:54

選擇地網(wǎng)絡信號

wangkj · 發(fā)表于 2013-1-24 15:51:28

設置覆銅參數(shù)，默認的參數(shù)雖然能用，
但我覺得，距離管腳太近了。
點擊 sharp -> Global Dynamic Params

wangkj · 發(fā)表于 2013-1-24 15:54:32

Void controls 換成 rs274x,
這是最常用的一種格式，
我們后面的出片(gerber圖)也用這種格式。

wangkj · 發(fā)表于 2013-1-24 15:57:30

Clearance的前三個數(shù)值改成0.3mm

wangkj · 發(fā)表于 2013-1-24 15:59:24

Thermal relief connects換成❀ 花焊盤
這種焊盤，適合線路板在惡劣條件下工作，
如果產(chǎn)生熱脹冷縮，這些花中間的空白，會為這些膨脹收縮留下空間。
同時，如果由于某些原因，花焊盤中的某個管腳斷掉了，只要一個連著，就能通。
我們的設置中，最先的連接數(shù)是2，也就是說，至少有兩個連接才生效。
這是對地層而言的。注意我們其他信號線，盡量做到4，甚至8連通。
地線實際上早就連通了，所以，少點沒關(guān)系。

wangkj · 發(fā)表于 2013-1-24 16:00:00

開始覆銅
shape->Rectangular
點擊左上角，別放開鼠標左鍵，
向下拉動，
這個過程，可以用鼠標滾輪放大縮小，
拉到右下角，松開鼠標。

wangkj · 發(fā)表于 2013-1-24 16:00:35

切換成背面

wangkj · 發(fā)表于 2013-1-24 16:01:18

底層的覆銅稍微多一點。
一般覆銅都這么做。

wangkj · 發(fā)表于 2013-1-24 16:02:32

如果只看一面，可以點當前層，讓其不顯示，
就能看到另外一層，而不是被這層遮擋的層
這樣，我們就能更好的看到我們的覆銅效果。

wangkj · 發(fā)表于 2013-1-24 16:03:27

覆銅會產(chǎn)生大量孤銅，就是和哪個網(wǎng)絡都不連通的銅。
一般這種我們會去掉，如果不去掉，可能會影響信號的傳輸。

xzh88ok · 發(fā)表于 2013-1-24 21:24:55

哥，太崇拜你了~~~~

xzh88ok · 發(fā)表于 2013-1-24 21:25:27

我要好好學習，感謝~~~~~~

wangkj · 發(fā)表于 2013-1-25 14:10:19

顯示的白色的部分就是孤銅

色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

跟我學嵌入式(arm fpga 原理圖 pcb verilog 焊接 調(diào)試 軟件硬件)

跟我學嵌入式(arm fpga 原理圖 pcb verilog 焊接調(diào)試軟件硬件)