|
Altera公司近日發(fā)布了該公司的最新產(chǎn)品Stratix V FPGA。Altera公司產(chǎn)品和企業(yè)市場副總裁Vince Hu先生專程來京，介紹這款產(chǎn)品的開發(fā)背景、性能優(yōu)勢和目標應用。 對帶寬的渴求 Hu先生介紹說，通信、廣播、云計算和軍事領域?qū)挼男枰絹碓酱�。移動互�?lián)網(wǎng)對帶寬的需求以每年50%以上的速度增長，骨干網(wǎng)上40G和100G的系統(tǒng)應用越來越多，而且很快會演進到400G。然而，設備的升級往往需要在現(xiàn)有條件下完成，也就是說，系統(tǒng)的尺寸和供電條件不能發(fā)生變化，這就需要系統(tǒng)具備更高的集成度。廣播領域?qū)?080P高清設備的需求和數(shù)字影院對4K2K高清晰度的需求也要求設備制造商在成本和功耗上下功夫。軍事信息系統(tǒng)需要更多的高精度傳感器，它們產(chǎn)生的數(shù)據(jù)必須快速傳輸?shù)經(jīng)Q策點。云計算需要大的帶寬和低處理時延，以將數(shù)據(jù)盡快發(fā)送到服務器并將處理結(jié)果分發(fā)到用戶端。從成本角度考慮，目前服務器的運行成本已經(jīng)接近服務器的購買成本，而帶寬和功耗是影響運行成本的重要因素。 Stratix V性能優(yōu)勢 今年年初，Altera曾公布了三項創(chuàng)新技術，旨在打破目前和未來系統(tǒng)的帶寬瓶頸。這三項技術分別是：嵌入式HardCopy模塊、部分重新配置和28Gbps收發(fā)技術。目前Altera發(fā)布的Stratix V引入了28Gbps收發(fā)器技術，可提供1.6T的串行交換能力。另外，存儲器接口性能和數(shù)目也有所提升，數(shù)字信號處理模塊也有所增強，單片處理能力可達1840GMACS或1000G的浮點運算能力。 Stratix V采用臺積電的下一代28納米高性能工藝制。Hu先生說，Altera與臺積電的合作已有17年歷史，并在40納米節(jié)點上首先實現(xiàn)大規(guī)模量產(chǎn)。28納米的Stratix V將采用HKMG最新工藝，可提升35%的性能、降低30%的功耗，同時獲得更高的收發(fā)器性能。 Stratix V內(nèi)核上也有許多創(chuàng)新之處。它引入了業(yè)界第一個精度可變的DSP模塊，內(nèi)核的邏輯模塊的速度也有所增強。片上性能更高，同時有更多片上存儲模塊。業(yè)界最強的硬IP集成使成本和功耗更低。Hu先生說，Stratix V性能提升主要表現(xiàn)在三個方面。首先，I/O可提供更高的帶寬；其次，內(nèi)核功能更強；最后，功耗和成本更低。 從I/O方面來看，Stratix V最多可包含66個收發(fā)器，每個收發(fā)器可支持的數(shù)據(jù)速率可達12.5Gbps，直接驅(qū)動背板和光模塊。存儲器的接口的性能和數(shù)量也有所提高，單個DQ線達到1.6Gbps，可提供高達7組72位800MHz的DDR3接口。 內(nèi)核方面，器件密度更高，邏輯單元最多可達1.1M，片上存儲器達到53比特，比上一代提高了一倍。高性能、精度可變的DSP最多可以提供3680個18x18乘法器。另外，Stratix V集成了很多硬核IP。 功耗和成本方面，Stratix V采用的第三代可編程功耗技術、28納米線寬更低的內(nèi)核電壓以及最底層定制的三極管這三個因素共同作用，使系統(tǒng)功耗大幅降低30%。對于收發(fā)器而言，當通道的功耗低至200mW。此外，HardCopy V ASIC可進一步降低功耗，節(jié)能可達50%。 內(nèi)核的改進 新的ALM架構增加了兩個寄存器，提升了邏輯效率和性能。最大密度的Stratix V 提供多達800K額外的寄存器，適合需要大量流水和豐富寄存器的設計。Altera對片上存儲進行了重組，采用M20K，單塊容量20K比特（上一代是M9K、M144K）。因此，Stratix V可以提供高達53M的片上RAM。 DSP模塊 Stratix V的DSP不僅性能得到提升，精度也得到了提升。實際應用對精度的需求是變化的。比如在視頻處理中的數(shù)據(jù)處理通道上，最開始的節(jié)點可能只需9x9比特，但末端可能需要18x18比特。無線和醫(yī)療應用可能需要更高精度的乘法器，軍事應用中還需要一些復雜的浮點運算。Stratix V的乘法器本身可以支持9x9、18x18、27x27比特，同時支持更高的36x36、54x54精度模式。Altera是第一家支持可變精度DSP Block的廠商。Stratix V的其他特性包括硬化系數(shù)寄存器和硬化預加器，累加寬度可達64比特，適合浮點運算。 HardCopy模塊 Stratix V集成了嵌入式的HardCopy模塊，可實現(xiàn)定制的IP，極大提高了整個芯片的密度。HardCopy模塊密度達到14M ASIC門數(shù)，等效于700K邏輯單元。在實現(xiàn)同樣功能的時候，采用HardCopy模塊可以降低65%的功耗，而性能提升兩倍。Stratix V所提供的HardCopy模塊與其他公司的硬IP不同；HardCopy定制IP的周期是3到6個月，遠低于其他廠商的12到18個月。 Stratix V做到了硬IP的最高集成度，比其他廠商提供更多的硬IP支持。以I/O接口協(xié)議為例，Stratix V具備第一、第二和第三代PCIE硬IP、10G/40G/100G以太網(wǎng)協(xié)議、Interlaken IP和CPRI/OBSAI硬IP。 市場應用 Altera此次推出了4款Stratix V產(chǎn)品。這些型號產(chǎn)品包括： • Stratix V GT FPGA，業(yè)界唯一面向100G以上系統(tǒng)，集成28-Gbps收發(fā)器的FPGA • Stratix V GX FPGA，支持多種應用的600-Mbps至12.5-Gbps收發(fā)器 • Stratix V GS FPGA，600-Mbps至12.5-Gbps收發(fā)器，適用于高性能數(shù)字信號處理(DSP)應用 • Stratix V E FPGA，適用于ASIC原型開發(fā)和仿真以及高性能計算應用的高密度FPGA Hu先生重點講解了Stratix V在以太網(wǎng)線卡和OTN4 Muxponder應用中如何提升系統(tǒng)性能、減少元器件數(shù)量和降低系統(tǒng)功耗。 以太網(wǎng)線卡 目前，100G端口的系統(tǒng)正在被采用，設備供應商尋求進一步降低功耗和成本的途徑。對于多個100G接口的應用，線卡的面積和光模塊的價格成為障礙。如果采用只需4個28Gbps收發(fā)器的Stratix V，成本和體積可減少30%，收發(fā)器功耗可降低50%。Stratix V集成了眾多的硬IP，如以太網(wǎng)和interlaken，可節(jié)省420K邏輯單元，功耗可降低65%。Stratix V可以實現(xiàn)300G單片解決方案，總功耗為25瓦。 
OTN4 Muxponder 包括中國制造商在內(nèi)的很多制造商都涉足OTN4 Muxponder。在100G Muxponder應用中，用戶可以有多個數(shù)據(jù)可變、多種協(xié)議的數(shù)據(jù)流。進入系統(tǒng)之后，多個數(shù)據(jù)流會匯聚成單一的OTN4數(shù)據(jù)流。在下圖所示的應用中，最前端的處理如組幀、包處理可以通過專用芯片實現(xiàn)。后續(xù)的Muxponder傳統(tǒng)上通過FPGA來實現(xiàn)，因為它需要支持動態(tài)協(xié)議配置、數(shù)據(jù)映射和可變數(shù)據(jù)流支持。除此之外還需要多個線路驅(qū)動器。 由于專用芯片不能直接驅(qū)動光模塊，對于十個客戶端的端口，傳統(tǒng)上需要十個不同的端口時鐘，還需要多個光模塊驅(qū)動芯片。Stratix V FPGA則可以做到單片集成。前面的多客戶接口可以被吸收到FPGA里，因為Stratix V具備部分重新配置功能，只需在任何端口工作的時候把它所需要支持的協(xié)議部分的邏輯激活，極大地提高了整個系統(tǒng)的邏輯效率。通過片上PLL，可以省去片外眾多的壓控振蕩器。由于Stratix V收發(fā)器可以直接驅(qū)動各種光模塊，所以也可以替代外部的線路驅(qū)動器專用芯片。相對于目前可用的FPGA而言，Stratix V支持的單芯片解決方案可以降低50%的成本和30%的功耗。
作者：郭慶春 |
