色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

各大電子公司筆試題----飛利浦-大唐筆試

發(fā)布時(shí)間:2009-4-11 07:39    發(fā)布者:老郭
關(guān)鍵詞: 筆試 , 大唐 , 電子公司 , 飛利浦
1、用邏輯們和cmos電路實(shí)現(xiàn)ab+cd

2、用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或

3、給了reg的setup,hold時(shí)間,求中間組合邏輯的delay范圍。

4. 如何解決亞穩(wěn)態(tài)

5. 用verilog/vhdl寫(xiě)一個(gè)fifo控制器

6. 用verilog/vddl檢測(cè)stream中的特定字符串

信威dsp軟件面試題

1)DSP和通用處理器在結(jié)構(gòu)上有什么不同,請(qǐng)簡(jiǎn)要畫(huà)出你熟悉的一種DSP結(jié)構(gòu)圖!

2)說(shuō)說(shuō)定點(diǎn)DSP和浮點(diǎn)DSP的定義(或者說(shuō)出他們的區(qū)別)

3)說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?br />
4)請(qǐng)寫(xiě)出【-8,7】的二進(jìn)制補(bǔ)碼,和二進(jìn)制偏置碼。用Q15表示出0.5和-0.5
本文地址:http://www.54549.cn/thread-136-1-1.html     【打印本頁(yè)】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé);文章版權(quán)歸原作者及原出處所有,如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,我們將根據(jù)著作權(quán)人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評(píng)論 登錄 | 立即注冊(cè)

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號(hào) | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表