|
近來，Altera公司推出業(yè)界首款浮點(diǎn)FPGA，它集成了硬核IEEE 754兼容浮點(diǎn)運(yùn)算功能，提高了DSP性能、設(shè)計人員的效能和邏輯效率。據(jù)悉，硬核浮點(diǎn)DSP模塊集成在Altera 20nm Arria 10 FPGA和SoC中，以及14nm Stratix 10 FPGA和SoC中。該新功能支持設(shè)計人員以相同的定點(diǎn)性能和效率在浮點(diǎn)中實(shí)現(xiàn)其算法，且不會對功耗、面積或者密度產(chǎn)生任何影響，也不會損失定點(diǎn)特性或功能。用戶可以使用Altera的FPGA和SoC來滿足大計算量應(yīng)用需求，例如應(yīng)用在高性能計算(HPC)、雷達(dá)、科學(xué)和醫(yī)療成像等領(lǐng)域。 精度可調(diào)DSP體系結(jié)構(gòu) “出色的性能歸功于我們創(chuàng)新的精度可調(diào)DSP體系結(jié)構(gòu)(圖)�！盇ltera公司首席DSP產(chǎn)品規(guī)劃經(jīng)理Michael Parker表示，“該技術(shù)在每一DSP模塊中包含了一個高精度加法器和單精度乘法器。這些硬核DSP模塊中內(nèi)置了數(shù)千個浮點(diǎn)運(yùn)算器，在20nm系列中，Arria 10 FPGA性能從140 GigaFLOPS(GFLOPS)提升至1.5 TeraFLOPS(TFLOPS)；Altera的14nm Stratix 10 FPGA系列將使用相同的體系結(jié)構(gòu)，性能擴(kuò)展到10 TFLOPS。這是單個器件有史以來最高的性能指標(biāo)�！� 圖：具有硬核浮點(diǎn)DSP模塊的首款FPGA。 該浮點(diǎn)計算單元與現(xiàn)有精度可調(diào)定點(diǎn)模式實(shí)現(xiàn)了無縫集成。設(shè)計人員可以在其設(shè)計中使用所有定點(diǎn)DSP處理特性，還可以根據(jù)需要將全部設(shè)計或者部分設(shè)計更新到單精度浮點(diǎn)。IEEE 754浮點(diǎn)所有復(fù)數(shù)都位于DSP模塊的硬核邏輯中，不占用可編程邏輯，即使是100%使用了DSP模塊，浮點(diǎn)也支持定點(diǎn)設(shè)計中相似的時鐘速率。 大幅縮短開發(fā)時間 Michael Parker稱，自然支持浮點(diǎn)功能對于設(shè)計人員在FPGA中實(shí)現(xiàn)復(fù)雜的高性能算法非常重要。構(gòu)建系統(tǒng)之前，在浮點(diǎn)中完成所有算法開發(fā)和仿真。完成算法后，通常還需要6～12個月的時間在定點(diǎn)實(shí)現(xiàn)中進(jìn)行分析、轉(zhuǎn)換并驗(yàn)證浮點(diǎn)算法。這一過程需要克服以下三個問題：(1)必須手動將浮點(diǎn)設(shè)計轉(zhuǎn)換為定點(diǎn)，這需要工程師非常有經(jīng)驗(yàn)，而且其實(shí)現(xiàn)的精度沒有仿真高；(2)如果以后對算法進(jìn)行任何修改，還需要再次進(jìn)行手動轉(zhuǎn)換，而且優(yōu)化系統(tǒng)中定點(diǎn)算法的任何步驟都不會反映在仿真中；(3)如果系統(tǒng)集成和測試過程中出現(xiàn)問題，要隔離問題會非常困難。 使用Altera浮點(diǎn)FPGA能夠幫助設(shè)計人員克服上述問題，它們可以將DSP設(shè)計直接轉(zhuǎn)譯成浮點(diǎn)硬件，而不是轉(zhuǎn)換為定點(diǎn)，從而大幅縮短了時序收斂和驗(yàn)證時間。相比之前的系列，硬核浮點(diǎn)DSP模塊能夠縮短近12個月的開發(fā)時間。 將與GPGPU展開競爭 據(jù)Altera方面透露，與Altera浮點(diǎn)FPGA競爭的并非FPGA，而是GPGPU(General Purpose GPU，即通用圖形處理單元，它不是簡單的圖形引擎，而是通用計算加速器)。Michael Parker表示，這是因?yàn)槠渌鸉PGA供應(yīng)商提供的“軟核”浮點(diǎn)使用邏輯來實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)電路的效率不高，還不具競爭力。 FPGA和GPGPU都可以使用OpenCL進(jìn)行設(shè)計，但它們在算法實(shí)現(xiàn)上有很大的不同。GPGPU使用并行處理器體系結(jié)構(gòu)，并行運(yùn)行數(shù)千個浮點(diǎn)乘加小單元。算法被分成數(shù)萬個線程，數(shù)據(jù)準(zhǔn)備好后，映射到計算單元中。 Altera浮點(diǎn)FPGA在高性能計算方面具有突出優(yōu)勢。首先，由于其流水線邏輯體系結(jié)構(gòu)，數(shù)據(jù)流的處理延時要比GPGPU低得多；其次，F(xiàn)PGA的GFLOPS/W性能要優(yōu)于GPGPU，這也意味著對于所要求的功率預(yù)算，F(xiàn)PGA完成的計算量一般要多于GPGPU；第三，F(xiàn)PGA具有很好的通用性和廣泛的連通性，能夠直接放在數(shù)據(jù)通路中處理通過的數(shù)據(jù)。Altera還專門增加了數(shù)據(jù)流至其OpenCL工具的選項(xiàng)，以符合OpenCL供應(yīng)商的擴(kuò)展要求。 Altera公司軟件和DSP產(chǎn)品市場經(jīng)理Albert Chang介紹，2014年下半年，Altera將提供面向Arria 10器件中硬核浮點(diǎn)DSP模塊的浮點(diǎn)設(shè)計流程，包括演示和基準(zhǔn)測試。在此之前，用戶可以采用Arria 10 FPGA開始設(shè)計，使用軟件浮點(diǎn)技術(shù)來實(shí)現(xiàn)浮點(diǎn)功能，在得到設(shè)計流程支持后，軟件工具會自動(一次重新編譯)將浮點(diǎn)算法無縫映射到硬核浮點(diǎn)運(yùn)算中，而不必使用軟核邏輯。 |
