|
1 引言 直接數(shù)字合成(DDS)頻率源由于頻率分辨率高、變換速度快，在通信、遙感測(cè)量、雷達(dá)等領(lǐng)域具有廣闊的應(yīng)用前景，但采用DDS技術(shù)制作的頻率合成器在使用中還必須解決低相位噪聲和抑制雜散等問(wèn)題，尤其當(dāng)采用倍頻、變頻等方法將頻率提高到微波頻段后，該問(wèn)題顯得更加突出，此外還必須面對(duì)實(shí)現(xiàn)寬頻帶和降低成本的問(wèn)題。 鎖相環(huán)（PLL）電路對(duì)輸入信號(hào)相當(dāng)于一個(gè)窄帶跟蹤濾波器，因此將DDS輸出信號(hào)作為參考信號(hào)驅(qū)動(dòng)一個(gè)PLL后不但可以大大抑制雜散信號(hào)，還可以方便地將頻率信號(hào)倍頻提高，但采取該方法會(huì)使輸出信號(hào)的相位噪聲惡化。而如果在環(huán)路中將壓控振蕩器(VCO)的輸出信號(hào)作為DDS的輸入信號(hào)，DDS在電路中就成為一個(gè)分辨率極高的分頻器，不僅能利用環(huán)路實(shí)現(xiàn)雜散抑制，同時(shí)也可使輸出信號(hào)的相位噪聲降低，而且由于不必采用高頻晶體振蕩器，系統(tǒng)成本也會(huì)大大降低，并很容易使整個(gè)電路采用混合電路工藝進(jìn)行系統(tǒng)集成。 2 電路原理 DDS的工作原理如圖1所示。頻率控制字首先送入相位累加器中進(jìn)行累加，然后通過(guò)正弦查表得到所需輸出幅度的量化數(shù)值，最后將此數(shù)字幅度值送到D/A電路中，轉(zhuǎn)換為頻率的模擬幅度，如此周而復(fù)始，在DDS的輸出就產(chǎn)生了所需頻率信號(hào)的波形。DDS電路需要輸入一個(gè)高的參考信號(hào)頻率，而輸出信號(hào)頻率可以從直流一直到接近參考信號(hào)頻率的一半，當(dāng)相位累加器的位數(shù)足夠高時(shí)，DDS的輸出頻率近乎連續(xù)。 DDS作為分頻器在PLL中應(yīng)用的電路原理如圖2所示。其特點(diǎn)是VCO輸出信號(hào)作為參考信號(hào)提供給DDS，通過(guò)改變頻率控制碼改變輸出頻率（實(shí)際就是改變了輸入輸出頻率比），由于PLL的頻率鎖定作用，VCO會(huì)被鎖在一個(gè)頻率上，以使DDS輸出信號(hào)等于參考頻率，此時(shí)DDS在環(huán)路中的作用就是一個(gè)可以實(shí)現(xiàn)非整數(shù)分頻比的高精度分頻器。 3 降低輸出信號(hào)雜散電平 DDS的一個(gè)缺點(diǎn)是其較高的雜散電平，而D/A 變換器的性能是影響DDS輸出頻譜純度的關(guān)鍵，通常D/A位數(shù)越多輸出波形越好，在頻譜中信號(hào)純度也就越好。但由于制作成本和工藝水平的限制，尤其當(dāng)時(shí)鐘頻率很高時(shí)D/A位數(shù)不可能很多，而對(duì)于單片DDS電路其內(nèi)部就更難集成高位數(shù)D/A，且目前可供選擇的產(chǎn)品也很有限，因此只能在電路的設(shè)計(jì)和使用中采取其他措施來(lái)降低雜散電平。 在電路設(shè)計(jì)中降低雜散采取的措施，首先是在 DDS的輸出加入帶通濾波器濾掉離中心頻率較遠(yuǎn)處的雜波，尤其是參考泄漏、鏡像頻率和諧波信號(hào)等幅度較強(qiáng)的信號(hào)，以免其對(duì)后面電路的工作產(chǎn)生影響；其次是將濾波后的信號(hào)波形進(jìn)行整形，并經(jīng)分頻器再次分頻后再進(jìn)行鑒相，以進(jìn)一步降低干擾信號(hào)。經(jīng)過(guò)上述處理后，由于PLL窄帶跟蹤濾波器的特性，頻率合成器輸出信號(hào)的頻譜已經(jīng)相當(dāng)純凈，在中心頻率遠(yuǎn)離鎖相環(huán)路帶寬以外的地方雜波抑制可達(dá)-80dBc以上。 但PLL對(duì)環(huán)路帶寬以內(nèi)或附近的雜波信號(hào)卻毫無(wú)抑制作用，反而環(huán)路帶寬以內(nèi)的雜波抑制度還會(huì)隨分頻比 N的增加以20LogN的dB數(shù)惡化，因此一旦在某些頻率上DDS輸出信號(hào)近端出現(xiàn)雜波，就會(huì)使合成器的輸出信號(hào)雜波抑制也大大惡化。我們找到了一些輸出信號(hào)近端雜波比較大的頻率點(diǎn)，并用輸出頻譜純凈的信號(hào)源作為時(shí)鐘測(cè)試，果然DDS 輸出信號(hào)近端也出現(xiàn)有雜波，當(dāng)時(shí)鐘頻率改變或更換DDS輸出頻率，近端雜波的狀態(tài)隨之改變。 為降低近端雜散，將頻率合成器改進(jìn)為圖3的電路，這樣當(dāng)輸出信號(hào)近端雜波較大時(shí)，就可以通過(guò)改變分頻器M的分頻比 NM和DDS控制碼，調(diào)整DDS輸出頻率M×fr 到某一近端雜波較低的頻率，從而保證輸出信號(hào)的雜波抑制度。 DDS輸出信號(hào)的雜波主要是由于D/A變換時(shí)波形截?cái)喈a(chǎn)生的，我們采用Matlab軟件編寫了DDS輸出頻率及其近端頻譜分析程序，找到頻帶內(nèi)在輸出信號(hào)±200kHz范圍內(nèi)出現(xiàn)的最大雜波譜功率與時(shí)鐘頻率之間的關(guān)系，并以此確定PLL鑒相頻率和 DDS輸出頻率以及分頻器M的最佳分頻比NM 的組合值，使頻率合成器輸出雜波最低。 4 環(huán)路參數(shù)分析 PLL環(huán)路階數(shù)增加可以在同樣環(huán)路帶寬的條件下提高帶外抑制度，但增加了電路分析和設(shè)計(jì)的難度。在本設(shè)計(jì)中采用三階有源濾波器設(shè)計(jì)，電路如圖4所示，三階環(huán)路對(duì)相位余量和環(huán)路穩(wěn)定性的分析十分方便。 理想的三階環(huán)路參數(shù)計(jì)算公式為： T3= (secf -tanf)/w0 T2=2tanf/ w0 T1=Kp Kv/Nw02 ×(1+sinf)/cosf 其中w0＝2p f0表示環(huán)路帶寬，f為環(huán)路的相位余量， Kp為鑒相增益，Kv為VCO的電調(diào)靈敏度。根據(jù)環(huán)路帶寬和相位余量要求就可以計(jì)算出所需元件的參數(shù)。 要保證環(huán)路工作穩(wěn)定并具有良好的帶內(nèi)特性，環(huán)路必須保證有一定的相位余量，一般設(shè)計(jì)應(yīng)在45°左右或更大一些。在通常的PLL設(shè)計(jì)中，由于分頻器、鑒相器的延遲時(shí)間很短，在環(huán)路帶寬不是很寬同時(shí)分頻比 N較大的情況下對(duì)環(huán)路影響很小，一般可以不必考慮。但在本電路中，DDS在環(huán)路中作為分頻器使用，同時(shí)電路中還存在濾波器等電路，這些都會(huì)給環(huán)路帶來(lái)時(shí)延并對(duì)相位余量帶來(lái)影響，因此設(shè)計(jì)相位余量還必須增大。 5 研制結(jié)果 按照以上方法我們?cè)O(shè)計(jì)了一個(gè)小型化、低雜散、高精度的頻率源。電路中DDS采用AD公司生產(chǎn)的AD9851 [1]，其頻率控制字位數(shù)為32位，內(nèi)部集成D/A的位數(shù)為10位，經(jīng)測(cè)試其在輸出頻率20MHz時(shí)偏離載頻1kHz處的殘留相位噪聲約為-120dBc/Hz左右，在3.3V電源電壓下工作頻率為125MHz；鎖相環(huán)路采用Peregrine公司的產(chǎn)品PE3236，VCO則參照13所生產(chǎn)的MVCO系列產(chǎn)品的電路形式直接制作在電路板上，同時(shí)選用10MHz的溫補(bǔ)晶振作為參考信號(hào)。以上幾種器件都具有很高的性價(jià)比，同時(shí)也是在國(guó)內(nèi)普遍使用且很具代表性的電路，實(shí)現(xiàn)小型化設(shè)計(jì)也比較容易。 根據(jù)對(duì)DDS雜散分析和鎖相環(huán)路設(shè)計(jì)的結(jié)果，環(huán)路鑒相頻率確定為5MHz，DDS設(shè)計(jì)輸出15，20MHz兩個(gè)頻率，因此DDS后分頻器的分頻比 NM的值為3或4，環(huán)路帶寬設(shè)計(jì)為50kHz，相位余量設(shè)計(jì)為60°。 該頻率源輸出頻率范圍為70～110MHz，頻率步進(jìn)小于1Hz，輸出信號(hào)雜散電平小于-60dBc，相位噪聲指標(biāo)在偏離載頻1kHz處大約為 -105dBc/Hz，而在偏離載頻10kHz處達(dá)到了-115dBc/Hz以下。 圖5和圖6給出同樣頻率下改變N M取值頻率源輸出信號(hào)的近端頻譜特性的對(duì)比結(jié)果，圖5為DDS后接分頻器分頻比NM =4時(shí)輸出信號(hào)的頻譜，圖6為分頻器分頻比NM =3時(shí)輸出信號(hào)的頻譜，可以看出雜波抑制指標(biāo)改善超過(guò)10dB以上。進(jìn)一步試驗(yàn)表明，通過(guò)降低鑒相頻率、增加NM值并擴(kuò)大M的優(yōu)化取值范圍，雜波抑制可以小于-70dBc。 6 結(jié)束語(yǔ) 在PLL電路中采用DDS作分頻器制作的頻率合成器可以實(shí)現(xiàn)寬頻帶、低相噪、高雜波抑制度、細(xì)頻率步進(jìn)輸出。其電路簡(jiǎn)單，易于實(shí)現(xiàn)小型化，非常適合應(yīng)用在對(duì)性能價(jià)格比有較高要求的通信及測(cè)量設(shè)備中，將來(lái)還可以通過(guò)采用LTCC等技術(shù)方便的將整個(gè)頻率源及控制電路全部集成在一起。 |
