1 ModelSimSE的使用流程 2 一個(gè)Verilog計(jì)數(shù)器仿真詳細(xì)流程附源代碼 3 一個(gè)VHDL計(jì)數(shù)器仿真詳細(xì)流程附源代碼 4 Force和run兩個(gè)cmd指令詳細(xì)解釋 5 Do文件的使用和編寫例子 6 網(wǎng)上下載ModelSimXE調(diào)試Verilog TestBench的一個(gè)例子 ![]() ![]() ![]() |
謝謝 |
好看看 |
謝謝樓主 |
謝謝樓主 |
xiexie |
謝謝 |
謝謝 |
好東西,支持 |
好東西,支持 |
學(xué)習(xí)了,多謝 |
學(xué)習(xí)了,多謝 |
好看看 |
謝了~ |
學(xué)習(xí)了,多謝 |
xiel |
謝謝樓主了! |
謝謝 |
學(xué)習(xí)了,多謝 |
謝謝了 |