|
記得剛接觸信號(hào)完整性分析的時(shí)候，讀的最多的就是Eric Bogatin著的《Signal Integrity：Simplified》，中文譯作《信號(hào)完整性分析》，書中將所有信號(hào)完整性噪聲問題歸結(jié)為四個(gè)方面，分別是：?jiǎn)我痪W(wǎng)絡(luò)的信號(hào)完整性；兩個(gè)或多個(gè)網(wǎng)絡(luò)間的串?dāng)_；電源和地分配中的軌道塌陷；來自整個(gè)系統(tǒng)的電磁干擾和輻射。當(dāng)然，信號(hào)完整性涉及到的問題應(yīng)該不止這些，但是這四個(gè)方面為我們的信號(hào)完整性分析提供了很好的思路，一般如果信號(hào)質(zhì)量出現(xiàn)了問題，我們一般都會(huì)從這四個(gè)方面尋找原因。 高速先生上篇文章中提到，導(dǎo)致阻抗偏高的一個(gè)主要原因就是不能使用比較薄的芯板，這樣會(huì)導(dǎo)致信號(hào)離參考層的距離較遠(yuǎn)。這種情況除了會(huì)使信號(hào)的反射嚴(yán)重，對(duì)于串?dāng)_又有什么影響呢？還是來驗(yàn)證一下。 3、從串?dāng)_角度分析 我們假設(shè)有兩根線，兩線線寬及線間距不變。只是改變信號(hào)線到參考層距離，使單根線阻抗分別達(dá)到40,50,60,65歐姆，看看信號(hào)的串?dāng)_波形有什么變化。仿真示意如下圖1： 
圖1 改變信號(hào)層到參考層距離，得到近端串?dāng)_（圖2）與遠(yuǎn)端串?dāng)_（圖3）波形如下：
圖 2
圖3 由上圖可知，這種信號(hào)線到參考層之間距離增大導(dǎo)致的阻抗偏高，對(duì)串?dāng)_是不利的，阻抗越高，串?dāng)_越厲害。為什么會(huì)這樣呢？我們還是回到串?dāng)_產(chǎn)生的原因，一般認(rèn)為線間距變小會(huì)使串?dāng)_加劇。因?yàn)榫�間距變小之后攻擊線和受害線之間的耦合作用更明顯了，如圖4所示。
圖4 信號(hào)到參考層之間的距離也會(huì)影響信號(hào)間的電磁場(chǎng)分布，如下圖5所示，如果信號(hào)到參考層之間的距離很近，信號(hào)電場(chǎng)主要分布在信號(hào)與地之間，當(dāng)信號(hào)到地之間的距離變遠(yuǎn)之后，電場(chǎng)會(huì)更多的耦合到旁邊的信號(hào)線，這樣就會(huì)造成串?dāng)_加劇。
圖5 總結(jié)： 文章終于結(jié)束了，不知道各位網(wǎng)友還記得文章的前兩部分內(nèi)容嗎？我們來總結(jié)一下：當(dāng)通道有端接電阻，上拉電阻或者芯片有ODT的情況下，線路阻抗從40~65歐姆不會(huì)導(dǎo)致太大的過沖，如果沒有這些端接措施，線路阻抗越高，過沖越大。作者認(rèn)為反射較厲害的原因是傳輸線阻抗與芯片的輸出阻抗不匹配，如果是接口信號(hào)，如網(wǎng)口，USB等，或者是背板——子板這樣的互連結(jié)構(gòu)，阻抗失配也都會(huì)增加反射。同時(shí)，在本文設(shè)定的條件下，信號(hào)到參考層距離變遠(yuǎn)導(dǎo)致的阻抗升高，會(huì)對(duì)串?dāng)_產(chǎn)生不利影響，阻抗越高，串?dāng)_越大。 綜上所述：不是任何情況下都可以采用高阻抗方案，除非您的信號(hào)通道有良好的端接措施且對(duì)串?dāng)_以及損耗等要求不是很嚴(yán)格，通常情況下，我們還是好好遵守芯片的阻抗控制規(guī)則吧。 這篇文章對(duì)解答您的疑問有幫助嗎？群毆阻抗，阻抗群毆，我們的下一篇文章將帶給您更多的精彩！ |
