|
我接觸邏輯設(shè)計(jì)有三年多的時(shí)間了，說是三年，其實(shí)真正有大的提高就是在公司實(shí)習(xí)的那一年期間。在即將去公司報(bào)到之前，把一些東西寫下來，希望讓大家少走些彎路。 學(xué)習(xí)邏輯設(shè)計(jì)首先要有項(xiàng)目掛靠，如果你覺得未來一段時(shí)間你都不可能有的話，接下來的內(nèi)容你就沒有必要再看了，花的時(shí)間再多也只能學(xué)到皮毛--很多細(xì)節(jié)的問題光寫代碼是發(fā)現(xiàn)不到的。而且要真正入門，最好要多做幾個(gè)項(xiàng)目(這三年大大小小的項(xiàng)目我做有七八個(gè))，總線型的和數(shù)字信號(hào)處理型的最好都要接觸一些，因?yàn)檫@兩個(gè)方向的邏輯設(shè)計(jì)差異比較大：前者主要是控制型的，會(huì)涉及到狀態(tài)機(jī)等控制邏輯;后者主要是計(jì)算型的，難點(diǎn)主要在對(duì)符號(hào)、浮點(diǎn)數(shù)轉(zhuǎn)定點(diǎn)數(shù)、位寬等方面的處理上。 第二要有好的師父。這里說的好的師父并不是指畫原理圖畫了幾十年的老師傅，而是指曾在專業(yè)IC公司做過一段時(shí)間的人，好的專業(yè)IC公司可以接觸國內(nèi)外最新的設(shè)計(jì)思想，在他們的幫助下，起點(diǎn)就可以比其他人高不少，更重要的是你可以學(xué)習(xí)邏輯設(shè)計(jì)思想性的東西!如果你的師傅經(jīng)常跟你說畫原理圖的好處，你還是重新找過師父算了--用原理圖設(shè)計(jì)是一種很落后的方式，即使他們可能會(huì)說可以系統(tǒng)級(jí)設(shè)計(jì)(專業(yè)的IC設(shè)計(jì)公司系統(tǒng)級(jí)設(shè)計(jì)絕對(duì)是由方案保證的，而不會(huì)靠原理圖這鬼東西)更為清淅。 第三要看一些好的資料。RTL級(jí)的書中《Verilog 硬件描述語言》、EDA先鋒寫的那幾本書都還可以,還有不得不提的是cliff的一些paper(www.sunburst-design.com上有);驗(yàn)證方面入門可以看下《Writting Testbenches》， 提高可以看下snug(Synopsys的用戶論壇，里面的文章基本上反映了業(yè)界的領(lǐng)先水平)的paper;系統(tǒng)級(jí)的可以看看《片上系統(tǒng)-可重用性設(shè)計(jì)方法學(xué)》。 第四要自己多總結(jié)，多動(dòng)腦筋。邏輯設(shè)計(jì)的東西其實(shí)本質(zhì)上的東西并不多：把RTL級(jí)的常用的D觸發(fā)器、計(jì)數(shù)器、移位寄存器、狀態(tài)機(jī)、多路選擇器等基本的電路標(biāo)準(zhǔn)化、固定化;先做方案再寫代碼;設(shè)計(jì)時(shí)序;知道約束原理及怎么加約束;劃分模塊時(shí)知道怎么做到時(shí)序收斂;做驗(yàn)證的時(shí)候熟悉相應(yīng)語言的行為級(jí)描述(這個(gè)肯定比RTL級(jí)好學(xué)多了)然后就是理解testbench的結(jié)構(gòu)化設(shè)計(jì)。把這些東西的本質(zhì)都搞清楚了做個(gè)合格的邏輯工程師應(yīng)該是綽綽有余了，呵呵。 在接下來的部分我主要就第四點(diǎn)隨便說點(diǎn)自己的經(jīng)驗(yàn)，說的不好還請(qǐng)大家批評(píng)指正。 |
