|
隨著計算機和半導體技術的發(fā)展，使LED大屏幕顯示系統(tǒng)成為集計算機控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術為一體的顯示設備。隨著大屏幕顯示技術的發(fā)展進步，需要處理的數(shù)據(jù)大量增加，系統(tǒng)的頻率更高、規(guī)模更大，對顯示控制系統(tǒng)的要求也不斷提高。目前LED顯示器常采用8位／16位的微處理器，由于其運行速度、尋址能力和功耗等問題，已難滿足顯示區(qū)域較大、顯示內容切換頻繁的相對復雜的應用場合。存在系統(tǒng)體積較大、調試困難、不易修改、系統(tǒng)不穩(wěn)定等諸多問題。ARM具有體積小、功耗低、數(shù)據(jù)處理能力強等特性。在無計算機支持的獨立顯示系統(tǒng)中，采用嵌入式系統(tǒng)來解決信息顯示的諸多要求是一個理想的方案。因此本設計以LPC2210微處理器為控制電路核心，解決了系統(tǒng)的運行速度、尋址能力和功耗等問題，從而支持更大可視區(qū)域的穩(wěn)定顯示、存儲更多的顯示內容。 1 系統(tǒng)硬件組成及原理 本系統(tǒng)選用Philips公司生產(chǎn)的LPC2210微處理器，以功耗小、成本低的ARM7TDM I為內核系統(tǒng)的硬件構成。該系統(tǒng)主要由顯示控制電路和LED顯示屏部分構成，如圖1所示。 以ARM7(LPC2210)微處理器為為核心的控制電路主要完成數(shù)據(jù)轉換信號控制工作。LED顯示屏的掃描驅動電路主要采用74HCl38和74HC595等來完成行掃描并以控制時序的方式來完成列控制。顯示屏以LED為像素，由LED點陣顯示單元拼接而成，本設計的顯示屏為16行×64列的點陣結構。 在設計中，采用LPC2210P0口的16個引腳作為顯示控制電路的接口，并分別對應屏的使能端EN、行選中信號端(A，B，C，D)、行點亮數(shù)據(jù)信號端(GD1，GD2，RD1，RD2)和2路時序信號LAT，CLK等。 2 系統(tǒng)軟件設計 由于本LED顯示屏的顯示控制電路，主要采用74HCl38和74HC595完成行掃描，以控制時序的方式完成列控制，且這些時序是由軟件部分完成的，因此在軟件系統(tǒng)的設計中，首要考慮時序邏輯的合理設計與實現(xiàn)。在本LED顯示屏中，需要2路時序分別是完成數(shù)據(jù)緩存的緩存時序CLK及將緩存數(shù)據(jù)點亮的點屏時序：LAT。CLK出現(xiàn)上升沿后，將數(shù)據(jù)依次存入屏的緩存，LAT出現(xiàn)上升沿后，屏將緩存內容送到屏的某一行。除此之外還要考慮行掃描過程中行的選擇以及顯示模塊、通信模塊、清屏模塊等，子模塊的編寫與各子模塊間的協(xié)調使用等問題。 需要指出的是為了提高LED顯示屏的可擴展性，就勢必使系統(tǒng)提高了對頻率的要求，為此本設計在系統(tǒng)軟件的設計過程中，利用LPC2210微處理器自帶的鎖相環(huán)(PLL)，對系統(tǒng)進行了倍頻設計，以提高系統(tǒng)的可擴展性。系統(tǒng)軟件架構設計，如圖2所示。 2．1 PLL模塊 LPC2210的PLI接收的輸入時鐘頻率范圍是10～25 MHz，選用11．059 2 MHz作為系統(tǒng)的外部晶振頻率，首先需要配置PLL，計算公式如式(1)所示。 其中，F(xiàn)osc為晶振頻率，F(xiàn)cco為PLL電流控制振蕩器的頻率，cclk為PLL的輸出頻率即處理器的時鐘頻率，M與P分別為PLL的倍增器值與分頻器值。 CCO頻率可由式(2)得到。 PLL模塊部分源代碼如下： 2．2 其它主要模塊 主要完成行掃描及其該行每一個點的掃描模塊 3 系統(tǒng)驗證 使用ADSl．2進行在線仿真驗證，通過對硬件的設計和對軟件代碼的編碼與調試，實現(xiàn)了點陣LED屏以雙色、多樣化的方式顯示各種信息的功能，同時可通過簡單的級聯(lián)來擴展顯示屏。并分別在不調用與調用PLL模塊的兩種情下進行比較分析，得到了比較明顯的現(xiàn)象，即在調用PLL模塊的情況下系統(tǒng)顯示更加穩(wěn)定更加適合點陣LED屏的擴展。 4 結束語 本設計采用32位ARM嵌入式微處理器LPc2210，采用可擴展、模塊化設計，以LED屏的顯示電路和ARM微處理器控制電路為核心，實現(xiàn)點陣LED屏以雙色、多樣化的方式顯示各種信息的功能，同時可通過簡單的級聯(lián)來擴展顯示屏，解決了系統(tǒng)的運行速度、尋址能力和功耗等問題。（電子科技 作者：吳香花，張友鵬，張保倉 蘭州交通大學） |
