| Altera公司發(fā)布了Quartus II軟件8.1，進一步鞏固在CPLD、FPGA和HardCopy ASIC設(shè)計性能和效能上的領(lǐng)先地位。這一最新版Quartus II軟件延續(xù)了該公司保持高密度FPGA最短編譯時間的歷史。根據(jù)內(nèi)部基準測試結(jié)果，編譯時間比任何其他FPGA供應(yīng)商的開發(fā)軟件都要快三倍以上。利用 Quartus II軟件的增強特性，設(shè)計團隊能夠更迅速地達到時序逼近，降低功耗，減小研發(fā)成本，將產(chǎn)品盡快推向市場。 更快的設(shè)計開發(fā) 雖然新一代FPGA功能的進一步增強，而設(shè)計團隊還一直受限于有限的開發(fā)時間。Quartus II軟件8.1自動完成以前比較耗時的功能，從而縮短了開發(fā)時間。Quartus II軟件以前版本中的設(shè)計劃分規(guī)劃器現(xiàn)在在8.1版中可以自動完成劃分功能，使設(shè)計人員能夠充分發(fā)揮漸進式編譯的效能優(yōu)勢。Quartus II軟件將門控時鐘自動轉(zhuǎn)換為FPGA體系結(jié)構(gòu)支持的功能等價邏輯，因此，不需要手動修改門控時鐘。自動完成這些功能使設(shè)計團隊能夠?qū)⒕性谠O(shè)計的增值部分。 擴展器件支持 2008年3月，Altera發(fā)布40-nm Stratix IV FPGA，鞏固了其在高性能、高密度FPGA市場上的領(lǐng)先地位。到目前為止，近600名客戶參與了Altera Stratix IV早期試用計劃，很多客戶都使用Quartus II軟件，在所有Altera市場領(lǐng)域應(yīng)用中采用Stratix IV FPGA開始設(shè)計。8.1版為這些客戶提供更全面的支持，增加了Stratix IV引腳以及新的低成本封裝Stratix IV FPGA速率等級器件的支持。軟件增加了對收發(fā)器時序模型的支持，并支持8.5-Gbps收發(fā)器、1.6-Gbps LVDS和400-MHz DDR存儲器。對于需要實現(xiàn)HardCopy ASIC的設(shè)計人員，Quartus II軟件提供HardCopy IV E ASIC初步支持。 8.1新增特性 SignalTap II嵌入式邏輯分析器——更精細的數(shù)據(jù)采樣控制，加速了調(diào)試過程，提高了片內(nèi)存儲效率。 增強SOPC Builder工具 新的HDL模板提高了速度，方便了SOPC Builder重用知識產(chǎn)權(quán)(IP)。 新的Avalon存儲器映射半速率橋功能，實現(xiàn)了DDR SDRAM低延時訪問。 新的操作系統(tǒng)支持——現(xiàn)在包括Red Hat Enterprise Linux 5和CentOS 4/5(32位/64位)。 增強第三方仿真接口——接口支持庫文件自動編譯，實現(xiàn)了快速仿真設(shè)置。 新的引腳顧問——顧問指導(dǎo)引腳建立，以及與第三方電路板工具的接口。 Real Intent驗證支持——Real Intent的Meridian FPGA時鐘域交叉(CDC)軟件提供使用方便的自動時鐘目的驗證功能，發(fā)現(xiàn)設(shè)計錯誤，幫助您有信心完成可靠的CDC操作。 新的增強IP內(nèi)核和宏功能——數(shù)字信號處理(DSP)、存儲器和協(xié)議加速了開發(fā)過程。 物理綜合引擎增強——和前一版相比，關(guān)鍵時序模塊的性能平均提高了20％，更迅速地達到時序逼近。 Synopsys設(shè)計約束(SDC)——SDC模板指導(dǎo)并加速時序約束的建立。 價格和供貨信息 現(xiàn)在可以下載Quartus II 軟件8.1訂購版和免費的網(wǎng)絡(luò)版。還可以申請獲得DVD格式訂購版軟件。Altera的軟件訂購程序?qū)④浖a(chǎn)品和維持費用合并在一個年度訂購支付中，簡化了獲取Altera設(shè)計軟件的過程。訂購用戶可以收到ModelSim -Altera版Quartus II 軟件以及IP基本套裝的全部許可，它包括11個Altera最流行的IP(DSP和存儲器)內(nèi)核。一個節(jié)點鎖定的PC許可年度軟件訂購價格為2,495美金，可以在Altera eStore購買，也可以通過認證分銷商來購買。 |
