|
帶隙基準(zhǔn)是所有基準(zhǔn)電壓中最受歡迎的一種，由于其具有與電源電壓、工藝、溫度變化幾乎無關(guān)的突出優(yōu)點(diǎn)，所以被廣泛地應(yīng)用于高精度的比較器、A/D或D/A轉(zhuǎn)換器、LDO穩(wěn)壓器以及其他許多模擬集成電路中。帶隙基準(zhǔn)的主要作用是在集成電路中提供穩(wěn)定的參考電壓或參考電流，這就要求基準(zhǔn)對電源電壓的變化和溫度的變化不敏感。 本文結(jié)合工程實(shí)際的要求設(shè)計(jì)了一款具有低噪聲、高精度且可快速啟動(dòng)的CMOS帶隙基準(zhǔn)源。采用UMC公司的0.6μm 2P2M標(biāo)準(zhǔn)CMOS工藝模型庫進(jìn)行仿真，HSPICE的仿真結(jié)果表明該基準(zhǔn)在溫度特性、電源抑制比、功耗和啟動(dòng)時(shí)間方面有著良好的性能。 1 帶隙基準(zhǔn)的基本原理 帶隙基準(zhǔn)的基本原理是根據(jù)硅材料的帶隙電壓和溫度無關(guān)的特性，利用△VBE的正溫度系數(shù)與雙極型晶體管VBE的負(fù)溫度系數(shù)相互抵消，實(shí)現(xiàn)低溫漂、高精度的基準(zhǔn)電壓。雙極型晶體管提供發(fā)射極偏壓VBE；由兩個(gè)晶體管之間的△BE產(chǎn)生VT，通過電阻網(wǎng)絡(luò)將VT放大a倍；最后將兩個(gè)電壓相加，即Vref=VBE+aVT，適當(dāng)選擇放大倍數(shù)a，使兩個(gè)電壓的溫度漂移相互抵消，從而可以得到在某一溫度下為零溫度系數(shù)的電壓基準(zhǔn)。 結(jié)合圖1基準(zhǔn)的等效結(jié)構(gòu)圖來詳細(xì)推導(dǎo)此原理。 可知一般二極管上電流和電壓的關(guān)系為： 式中：VT=kT/q為熱電壓；k為玻爾茲曼常數(shù)；q為電荷量。 圖1中，R1、R2、R3，以及Q1、Q2構(gòu)成帶隙電壓產(chǎn)生器，運(yùn)算放大器OP和M16為反饋電路，保證A和B點(diǎn)電位相等。 由運(yùn)算放大器的性質(zhì)可知： 式中：AE2、AE1分別是Q2和Q1管的發(fā)射區(qū)面積，它們的比值為N：1。 由于VA=VR，就有，I2R2=I1R1，代入式(3)得： 于是就有以下關(guān)系： 可得出： 從式(7)中可得到基準(zhǔn)電壓只與PN結(jié)的正向壓降、電阻的比值以及Q2和Q1管的發(fā)射區(qū)面積的比值有關(guān)，因此在實(shí)際的工藝制作中將會(huì)有很高的精度。基準(zhǔn)建立后，基準(zhǔn)電壓與輸入電壓無關(guān)。第1項(xiàng)VEB具有負(fù)溫度系數(shù)，在室溫時(shí)約為-2 mV/℃；第2項(xiàng)VT具有正溫度系數(shù)，在室溫時(shí)約為+0.087 mV/℃。通過設(shè)定合適的工作點(diǎn)，便可以使兩項(xiàng)之和在某一溫度下達(dá)到零溫度系數(shù)，從而得到具有較好溫度特性的電壓基準(zhǔn)。 圖1中Ib是基準(zhǔn)提供給其他模塊的電流,與I0成比例，而I0為： 2 基準(zhǔn)實(shí)際電路的實(shí)現(xiàn)與分析 本次設(shè)計(jì)的帶隙基準(zhǔn)的實(shí)際電路如圖2所示。運(yùn)算放大器OP的構(gòu)成如下：差分輸入級(jí)M10、M11，有源負(fù)載M17、M18，Cascode電流偏置M4、M5，M15和M16為第2級(jí)放大。 R1，、R2、R3和Q1，Q2及運(yùn)算放大器構(gòu)成帶隙基準(zhǔn)核心電路。Cascode電流鏡M3、M2、M1、M6、M7、M8、M9以及M4和M5構(gòu)成整個(gè)基準(zhǔn)模塊的偏置電流源，具有高輸出阻抗的特點(diǎn)，穩(wěn)定性好。M20為cas-code電流源的負(fù)載。M12、M19、M21、M23和M25是使能管，對輸入的使能信號(hào)進(jìn)行邏輯反操作，從而決定電路工作與否。C1是第一級(jí)與第二級(jí)放大器之間的補(bǔ)償電容，保證了穩(wěn)定性；同時(shí)它還是電路軟啟動(dòng)電容。 2.1 基準(zhǔn)的使能原理 EN為高電平時(shí)，使能關(guān)斷有效。只要EN高電平時(shí)，NEN為低電平，則使能管工作，整個(gè)電路中的偏置電流源被關(guān)斷，有源負(fù)載截止而呈現(xiàn)非常高的阻抗。為了防止晶體管Q1，Q2的BE結(jié)有能量儲(chǔ)存，M25保證Vref完全為0，M23保證，Ib電流完全為0，電路完全關(guān)斷。EN為高電平時(shí)，使能管截止，電路正常工作。 2．2 基準(zhǔn)的啟動(dòng)原理 該電路中利用電容C1進(jìn)行軟啟動(dòng)。系統(tǒng)剛上電，基準(zhǔn)啟動(dòng)模塊通過信號(hào)線對電容C1充電，直到C1上的電壓使M15和M16導(dǎo)通，基準(zhǔn)模塊的電流偏置建立起來；從而使運(yùn)放工作，基準(zhǔn)開始啟動(dòng)，當(dāng)基準(zhǔn)電壓達(dá)到一定值(一般為O.9 V左右)，啟動(dòng)模塊被關(guān)閉，沒有電流從啟動(dòng)模塊輸出，此時(shí)電容C1作為頻率補(bǔ)償電容；所以經(jīng)過一段時(shí)間(25μs左右)，這個(gè)閉合回路將達(dá)到穩(wěn)定，基準(zhǔn)建立起來，最終值為1.293 V。 2．3 基準(zhǔn)軟啟動(dòng)的實(shí)現(xiàn) 基準(zhǔn)的軟啟動(dòng)的等效結(jié)構(gòu)如圖3所示。其中電流源I3、，I4為電路提供較穩(wěn)定的偏置電流，帶隙電壓Vre通過非門得到Nref控制M14的工作狀態(tài)。芯片剛上電時(shí)，基準(zhǔn)源電路沒有啟動(dòng)，Vref為低電平，經(jīng)過"非"后Nref輸出高電平，M14飽和導(dǎo)通,I4給基準(zhǔn)模塊的電容C1充電，當(dāng)電容上的電壓達(dá)到0.9 V左右后，基準(zhǔn)模塊開始工作，Vref電壓升高，達(dá)到1 V左右時(shí)Ⅳ耐變?yōu)榈碗娖�，使M14截止，停止對電容C1充電，軟啟動(dòng)完成。 實(shí)際的電路圖如圖2中左半部分所示。EN是使能控制信號(hào)，控制該部分電路偏置電流的產(chǎn)生。M29、M28和R5組成峰值電流鏡，并與M35、M36構(gòu)成了帶使能控制的自偏置電路；M32、M27、M26、M13組成了一個(gè)非門，M31提供啟動(dòng)電流，I4，M14作為一個(gè)開關(guān)，決定，I4是否對電容C1充電。 2．4 基準(zhǔn)中器件參數(shù)的選取 要適當(dāng)?shù)剡x取元器件參數(shù)，調(diào)節(jié)出合適的工作點(diǎn)，實(shí)現(xiàn)25℃時(shí)零溫度系數(shù)的1.293 V帶隙基準(zhǔn)，而且要求低靜態(tài)電流。 由式(7)知，當(dāng)工藝確定后，微電流工作狀態(tài)下，VEB及其溫度系數(shù)可以確定；N一般選取4、6、8、10，但是從版圖布局來考慮，N=8最理想，如果要減小版圖面積，也可考慮N=4。 下面推導(dǎo)電阻R1、R2、R3的取法。為了滿足零溫度系數(shù)，對等式(7)兩邊求導(dǎo)，考慮了VER和VT的溫度系數(shù)，近似得： 代入式(8)得： 因此，如果要使，I0較小，而且(R1+R2)較小(這樣版圖面積小)，則需要折衷考慮(兩者矛盾)，比如選取R2=R1，則，I0較小而(R1+R2)較大，一般來說，選取R2=2R1左右較合適。如果N=8，則根據(jù)式(9)可得： 從而有： 設(shè)計(jì)時(shí)，需要根據(jù)靜態(tài)電流的要求確定電阻值。 3 版圖設(shè)計(jì)時(shí)的考慮因素 版圖設(shè)計(jì)在模擬集成電路的設(shè)計(jì)中非常重要，它往往決定著電路的性能，所以在本次設(shè)計(jì)中充分考慮了器件的匹配性及版圖的布局和布線等問題。 首先，在繪制面積比為N:1的Q1和Q2 PNP晶體管時(shí)，采用3×3陣列，Q1位于陣列的中央，其他8個(gè)等面積并聯(lián)的PNP晶體管環(huán)繞Q1形成Q2，這樣可以增強(qiáng)匹配，減小失調(diào)。 其次，無論對于正或負(fù)溫度系數(shù)的量，在前面推導(dǎo)出的與溫度無關(guān)的電壓都是依賴于雙極型器件的指數(shù)特性，所以必須在CMOS工藝中找到具有這種特性的結(jié)構(gòu)。在N阱工藝中，PNP晶體管可以按圖4所示結(jié)構(gòu)構(gòu)成。N阱中的P+區(qū)(與PMOS的源漏區(qū)相同)作為發(fā)射區(qū)，N阱本身作為基區(qū)，P型襯底作為PNP管的集電區(qū)，并且必然接到最負(fù)的電源。 最后，在集成電路的制造中，電阻值的誤差很大，電阻間的比值誤差對電路的溫度補(bǔ)償特性具有很大的影響。所以，為減小電阻的比值誤差，對電阻進(jìn)行了對稱的排列。同時(shí)，為了防止周邊環(huán)境的影響，在電阻的周圍加上dummy，這樣就提高了電阻的匹配度。 4 基準(zhǔn)源的仿真 本設(shè)計(jì)采用UMC公司的0.6μm 2P2M標(biāo)準(zhǔn)CMOS工藝模型庫進(jìn)行仿真，在此模型庫中，NMOS閾值電壓為+0.883 V，PMOS閾值電壓為-0.873 V。在電源電壓為3 V時(shí)，輸出的基準(zhǔn)電壓在-40℃～120℃的溫度范圍內(nèi)的變化約為4.41 mV。圖5中給出了電源電壓Vdd分別在1.5 V、3 V和4 V時(shí)基準(zhǔn)的溫度特性的仿真結(jié)果。 圖6給出了基準(zhǔn)在0 V～4 V的電源電壓范圍內(nèi)基準(zhǔn)隨電源電壓變化的仿真結(jié)果，從圖中可以看出在1.5 V～4 V的電源電壓范圍內(nèi)基準(zhǔn)輸出為1.293 V，隨輸入電源電壓變化的最大偏移為0.27 mV。 圖7為基準(zhǔn)啟動(dòng)過程的仿真曲線�？梢钥闯觯鶞�(zhǔn)從電源上電到穩(wěn)定輸出的啟動(dòng)時(shí)間約為25μs。 最后，還對基準(zhǔn)的電源抑制比、功耗和噪聲特性進(jìn)行了仿真，仿真結(jié)果表明基準(zhǔn)具有較高的電源抑制比，小于500 nV/Hz1/2的噪聲，并且在電源電壓為3 V時(shí)，基準(zhǔn)總電流約14.25μA時(shí)，功耗約42．74μW。 5 結(jié)束語 本義在分析典型的帶隙基準(zhǔn)的原理的基礎(chǔ)之上設(shè)計(jì)了一種結(jié)構(gòu)新穎、工程實(shí)用的帶有軟啟動(dòng)功能的帶隙基準(zhǔn)源。在輸出參考電壓為1.293 V、溫度為25℃時(shí)對其進(jìn)行丫一階溫度補(bǔ)償，采用UMC公司0.6μm2P2M標(biāo)準(zhǔn)CMOS工藝模型庫進(jìn)行仿真，HSPICE模擬表明該電路在精度、穩(wěn)定性、功耗、電源抑制比和噪聲方面均達(dá)到了沒計(jì)要求，軟啟動(dòng)的時(shí)問也在沒計(jì)的要求范圍之內(nèi)，可廣泛應(yīng)用于多種模擬集成系統(tǒng)中。 |
