臺積電北美公司副總裁馬玓日前在IEE納米技術(shù)委員會舉辦的一次會議上展示了臺積電28nm及更高級別制程方面的發(fā)展方向和主要技術(shù)難點(diǎn)。會上他在接受electroiq網(wǎng)站的高級技術(shù)編輯Debra Vogler訪談的過程中,總結(jié)了臺積電在HKMG架構(gòu)之后的晶體管制作技術(shù)的主要發(fā)展方向，他并表示臺積電正在嘗試用不同的物質(zhì)層淀積次序來增強(qiáng)HKMG柵極結(jié)構(gòu)，以增強(qiáng)HKMG產(chǎn)品的穩(wěn)定性。
他表示，促使臺積電選擇Gate-last工藝制作HKMG的因素主要有五個：速度，功耗，可靠性，可制造性以及可伸縮性。他表示為了兼顧這五個因素，必須采用優(yōu)化的解決方案，臺積電給出的數(shù)據(jù)顯示gate-last工藝可以將器件的功耗保持在較低的水平。 從制造性方面看，使用Gate-last工藝后，所有高溫制程均可以放在HK+MG材料淀積之前制作完成，這樣便可以保證管子的門限電壓參數(shù)的穩(wěn)定性。 另外，馬玓還在訪談過程中提及了臺積電在Finfet（垂直型晶體管），高遷移率溝道材料技術(shù)（III-V族技術(shù)）以及3D芯片互聯(lián)技術(shù)等HKMG之后未來的晶體管技術(shù)發(fā)展方向。有關(guān)的訪談錄音可點(diǎn)擊這個鏈接收聽. |
