Verilog 編寫的基于VGA的動(dòng)畫圖像顯示_fpga的VGA接口設(shè)計(jì)_明德?lián)P資料

發(fā)布時(shí)間：2017-8-2 15:30 發(fā)布者：mdykj33

關(guān)鍵詞： Verilog , VGA圖像顯示 , VGA接口設(shè)計(jì) , VGA設(shè)計(jì) , 明德?lián)P

工程說明

本工程VGA顯示要求：復(fù)位后，屏幕中央顯示直徑為10的藍(lán)色圓點(diǎn)；按下按鍵0，圓點(diǎn)圖像逐漸變大，直至直徑變?yōu)?00；再按一下按鍵0，圓點(diǎn)逐漸變小，直到直徑為10。此過程要有明顯的動(dòng)畫效果。

案例補(bǔ)充說明

本設(shè)計(jì)的VGA圖像動(dòng)態(tài)顯示是基于FPGA實(shí)現(xiàn)的，采用了VerilogHDL語言編寫，再加上有明德?lián)P的至簡設(shè)計(jì)法作為技術(shù)支撐，可使程序代碼簡潔且執(zhí)行效率高。

代碼說明文檔

至簡設(shè)計(jì)法--VGA_顯示動(dòng)畫.rar (302.95 KB)

本文地址：http://www.54549.cn/thread-454049-1-1.html 【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點(diǎn)和對其真實(shí)性負(fù)責(zé)；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問題，我們將根據(jù)著作權(quán)人的要求，第一時(shí)間更正或刪除。