熱門關(guān)鍵詞：Vishay 半導(dǎo)體 DC/DC Avago MCU

FFT至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)法_FFT算法_蝶形運(yùn)算_fpga

發(fā)布時(shí)間：2017-8-2 16:10 發(fā)布者：mdykj33

關(guān)鍵詞： FFT設(shè)計(jì) , FFT算法 , 蝶形運(yùn)算 , fpga , 嵌入式

工程說明

本設(shè)計(jì)討論的是基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)按時(shí)間抽選的基2-FFT算法（即DIF-FFT）實(shí)現(xiàn)過程，支持N由8到1024。

案例補(bǔ)充說明

本案例無論是模塊劃分、計(jì)數(shù)器設(shè)計(jì)、還是乒乓操作的讀寫處理，都始終基于“至簡(jiǎn)設(shè)計(jì)”的原則，用簡(jiǎn)易的代碼結(jié)構(gòu)就能實(shí)現(xiàn)復(fù)雜的DIT-FFT蝶形運(yùn)算，代碼設(shè)計(jì)風(fēng)格極其簡(jiǎn)潔，詳細(xì)可參考附錄代碼。

代碼文檔說明

DIT-FFT至簡(jiǎn)設(shè)計(jì)實(shí)現(xiàn)法.rar (846.73 KB)

本文地址：http://www.54549.cn/thread-454056-1-1.html 【打印本頁(yè)】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問題，我們將根據(jù)著作權(quán)人的要求，第一時(shí)間更正或刪除。