色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x
查看: 3561|回復: 0
打印 上一主題 下一主題

基于Verilog FPGA 流水燈設計_流水燈源碼_明德?lián)P資料

[復制鏈接]
跳轉到指定樓層
樓主
發(fā)表于 2017-8-2 16:55:40 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
工程說明
在本案例中,使用常用的verilog語言完成該程序,設計并控制8個燈的花式或循環(huán)點亮;即上電后,實現(xiàn)左移和右移交替的流水燈。

案例補充說明
FPGA電路設計中,盡管流水燈的設計屬于比較簡單的入門級應用,但是其運用到的方法,是FPGA設計中最核心和最常用部分之一,是FPGA設計必須牢固掌握的基礎知識。從這一步開始,形成良好的設計習慣,寫出整潔簡潔的代碼,對于FPGA設計師來說至關重要。


代碼文檔說明
至簡設計法--流水燈.rar (98.54 KB)
您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表