|
使用ECP5 FPGA解決網(wǎng)絡邊緣智能、視覺和互連應用設計挑戰(zhàn) 萊迪思半導體白皮書 2017年12月 Lattice Semiconductor 111 5th Ave., Suite 700 Portland, Oregon 97204 USA Telephone: (503) 268-8000 www.latticesemi.com 引言 隨著傳感器、低成本攝像頭和顯示屏在當今嵌入式設計中的使用量飛速增長，市場上出現(xiàn)了許多激動人心的全新智能和視覺應用。與此同時，嵌入式視覺應用的爆炸式發(fā)展也讓設計工程師對處理資源需求有了一個新的認識。包含豐富數(shù)據(jù)的全新視頻應用促使設計工程師重新考慮到底采用哪種器件，是專用應用處理器（AP）、ASIC還是ASSP？然而，在某些情況下，在現(xiàn)有應用處理器、ASIC或ASSP方面的大量軟件投入以及全新器件的高啟動成本已然成為上述應用更新迭代的阻礙。這一次，擺在眼前的問題推動設計工程師尋求一種協(xié)處理解決方案，不僅要能夠為包含豐富數(shù)據(jù)的全新應用提供所需的額外功能，同時還要滿足系統(tǒng)成本和功耗的嚴苛要求。 除此之外，市場上對于面向移動應用的低成本MIPI外設的廣泛采用也催生了從未有過的互連挑戰(zhàn)。設計工程師既希望利用最新一代MIPI攝像頭和顯示屏的量產(chǎn)成本優(yōu)勢，同時又希望能夠保有在傳統(tǒng)設備上的投入。那么在這種快速發(fā)展的大環(huán)境中，設計工程師該如何解決傳感器、嵌入式顯示屏和應用處理器之間不斷涌現(xiàn)的接口不匹配問題呢？ 設計工程師需要一種高度靈活的解決方案，能夠?qū)崿F(xiàn)高性能、“業(yè)內(nèi)最佳”的協(xié)處理器，滿足視覺和智能應用對于邏輯資源和高度并行計算能力的需求，同時增加對各類I/O標準和協(xié)議的互連支持。此外，這樣的解決方案還應當具備高度可擴展的架構(gòu)，并支持使用主流高數(shù)據(jù)速率的低成本外部DDR DRAM。最后，該解決方案還需要針對低功耗和低成本運算進行優(yōu)化，并為設計工程師提供業(yè)界領(lǐng)先的超小尺寸封裝。 在本文中，我們將為您介紹ECP5™和LatticeECP3™ FPGA如何為嵌入式設計實現(xiàn)協(xié)處理和互連解決方案，并重點探討這些解決方案在工業(yè)、消費電子、汽車和機器學習領(lǐng)域的應用實例。 下載全文： 
【萊迪思白皮書】使用ECP5FPGA解決網(wǎng)絡邊緣智能、視覺和互連應用設計挑戰(zhàn).pdf
(1.64 MB)
|
