cpld fpga中的io口問題?

xclfang

在設計中，用到一組90個數字量的輸入 輸出，選擇一片144管腳的CPLD，但是不用的IO口我應該怎么處理？
請高手指點 .

ncchengang

在q2里設置引腳狀態(tài)為你自己想要的狀態(tài)，接地或懸空

cxyjoe

接地或者高阻

iwei1900

學習中……

bailj

未使用的管腳可以設置為上拉、下拉、高阻。
具體的是：如果是xilinx的，右鍵單擊Generate Programming File，選property，在cofigration options項中，設置Unused IOB Pins即可（pullup pulldown float三種設置）
如果是altera的，在setting對話框中，選device項，在右側按device and pin options
按鈕，選unused pins項，里面的選項要比xilinx的多，但大體是上拉、下拉、高阻等。
我一般在工程中都選高阻。即ise中用float，quatus中tristate input
注意這些未用的管腳和電路板其他信號是否有鏈接關系，如果有就要考慮其電平狀態(tài)了。

xclfang

在QII中 將不用的IO口設置為三態(tài)就可以了。。

txmilan

學習了

lelee007

不用的pin最好設置成高阻，這樣比上拉下拉都保險

lilxc

設置成三態(tài)，或者輸入,軟件里面有選項

lingli

學習下

oliviagx

學習下