色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

誠(chéng)聘FPGA工程師

發(fā)布時(shí)間:2018-10-15 10:01    發(fā)布者:ff318421749
獵頭職位【武漢】
崗位職責(zé):
1、負(fù)責(zé)FPGA邏輯方案的總體設(shè)計(jì)和詳細(xì)設(shè)計(jì),并編寫FPGA設(shè)計(jì)文檔、測(cè)試文檔與使用文檔等;
2、負(fù)責(zé)搭建FPGA開(kāi)發(fā)的軟件環(huán)境及仿真平臺(tái),完成項(xiàng)目中FPGA邏輯代碼的仿真和調(diào)試;
3、負(fù)責(zé)FPGA的上板調(diào)試,協(xié)助系統(tǒng)集成調(diào)試;
4、負(fù)責(zé)FPGA邏輯方案中軟硬件接口描述文檔,與軟硬件工程師合作完成接口設(shè)計(jì)。
任職資格:
1、電子信息工程、通信工程等相關(guān)專業(yè)本科及以上學(xué)歷,3年及以上FPGA設(shè)計(jì)工作經(jīng)驗(yàn);
2、具有扎實(shí)的數(shù)字電路基礎(chǔ),熟悉硬件電路知識(shí)及FPGA設(shè)計(jì)開(kāi)發(fā)流程;
3、熟悉XILINX/ZYNQ7000系列產(chǎn)品開(kāi)發(fā)過(guò)程,掌握FPGA開(kāi)發(fā)相關(guān)設(shè)計(jì)流程;
4、熟練采用VHDL/Verilog語(yǔ)言對(duì)xilinxFPGA進(jìn)行設(shè)計(jì), 熟練掌握testbench、constraints、timing analysis;
5、具有使用FPGA進(jìn)行圖片壓縮處理開(kāi)發(fā)者優(yōu)先;
6、有嵌入式軟件開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先考慮。
有興趣的聯(lián)系 QQ318421749 簡(jiǎn)歷投遞13966646337@163.com  南京仁獵 025-6691-0825
本文地址:http://www.54549.cn/thread-548323-1-1.html     【打印本頁(yè)】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé);文章版權(quán)歸原作者及原出處所有,如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,我們將根據(jù)著作權(quán)人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評(píng)論 登錄 | 立即注冊(cè)

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號(hào) | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表