|
勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載104：AD和DA聯(lián)合測試 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1i5LMUUD 
該實例工程的功能框圖如圖10.80所示。DA輸出同IIC協(xié)議實現(xiàn)，DA輸出的數(shù)據(jù)來自導(dǎo)航按鍵的設(shè)置，DA輸出數(shù)據(jù)顯示在數(shù)碼管的高兩位；AD實時采集模塊實現(xiàn)SPI協(xié)議，定時采集AD芯片TLC549中的模擬電壓數(shù)據(jù)，其值顯示在數(shù)碼管的低兩位。
圖10.80 AD和DA聯(lián)合實例功能框圖 本實例模塊劃分如圖10.81所示。
圖10.81 AD和DA聯(lián)合實例模塊層次 連接好下載線，給CY4開發(fā)板供電。打開Quartus II，進入下載界面，將本實例工程下的cy4.sof文件燒錄到FPGA中在線運行。 確保P10的PIN2和PIN3用跳線帽短接。 此時當(dāng)我們使用獨立按鍵S1/S2/S3/S4進行DA輸出數(shù)據(jù)設(shè)定，則相應(yīng)的高兩位和低兩位數(shù)碼管都會發(fā)生變化，而且基本是一致的。這說明AD和DA芯片都能正常的工作。 |
