色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

Xilinx Artix-7 FPGA快速入門、技巧與實(shí)例連載4——FPGA的優(yōu)勢(shì)

發(fā)布時(shí)間:2019-3-12 18:12    發(fā)布者:rousong1989
Xilinx Artix-7 FPGA快速入門、技巧與實(shí)例連載4——FPGA的優(yōu)勢(shì)
更多資料共享
       鏈接:https://share.weiyun.com/53UnQas
若要準(zhǔn)確評(píng)估FPGA技術(shù)能否滿足開發(fā)產(chǎn)品的功能、性能以及其它各方面的需求,深入理解FPGA技術(shù)是至關(guān)重要的。在產(chǎn)品的整個(gè)生命周期中,如果產(chǎn)品功能必須進(jìn)行較大的升級(jí)或變更,那么使用FPGA技術(shù)來(lái)實(shí)現(xiàn)就會(huì)有很大的優(yōu)勢(shì)。
在考慮是否使用FPGA技術(shù)來(lái)實(shí)現(xiàn)目標(biāo)產(chǎn)品時(shí),我們需要重點(diǎn)從以下幾個(gè)方面進(jìn)行評(píng)估。
● 可升級(jí)性——產(chǎn)生在設(shè)計(jì)過程中,甚至將來(lái)產(chǎn)品發(fā)布后,是否有較大的功能升級(jí)需求?是否應(yīng)該選擇具有易于更換的同等級(jí)、不同規(guī)模的FPGA器件?
● 開發(fā)周期——產(chǎn)品開發(fā)周期是否非常緊迫?若使用FPGA開發(fā),是否比其他方案具有更高的開發(fā)難度,能否面對(duì)必須在最短的時(shí)間內(nèi)開發(fā)出產(chǎn)品的挑戰(zhàn)?
● 產(chǎn)品性能——產(chǎn)品的數(shù)據(jù)速率、吞吐量或處理能力上是否有特殊要求?是否應(yīng)該選擇性能更好或速度等級(jí)更快的FPGA器件?
● 實(shí)現(xiàn)成本——是否有基于其它ASIC、ARMDSP的方案,能夠以更低的成本實(shí)現(xiàn)設(shè)計(jì)?FPGA開發(fā)所需的工具、技術(shù)支持、培訓(xùn)等額外的成本有哪些?通過開發(fā)可復(fù)用的設(shè)計(jì),是否可以將開發(fā)成本分?jǐn)偟蕉鄠(gè)項(xiàng)目中?是否有已經(jīng)實(shí)現(xiàn)的參考設(shè)計(jì)或者IP核可供使用?
● 可用性——器件的性能和尺寸的實(shí)現(xiàn),是否可以趕上量產(chǎn)?是否有固定功能的器件可以代替?在產(chǎn)品及其衍生品的開發(fā)過程中,是否實(shí)現(xiàn)了固定功能?
● 其它限制因素——產(chǎn)品是否要求低功耗設(shè)計(jì)?電路板面積是否大大受限?工程實(shí)現(xiàn)中是否還有其它的特殊限制?
基于以上的這些考慮因素,我們可以從如下三大方面總結(jié)出在產(chǎn)品的開發(fā)或產(chǎn)品的生命周期中,使用FPGA技術(shù)實(shí)現(xiàn)所能夠帶來(lái)的潛在優(yōu)勢(shì)。
● 靈活性:
可重編程,可定制。
易于維護(hù),方便移植、升級(jí)或擴(kuò)展。
降低NRE成本,加速產(chǎn)品上市時(shí)間。
支持豐富的外設(shè)接口,可根據(jù)需求配置。
圖1.17靈活如猴
● 并行性
更快的速度、更高的帶寬。
滿足實(shí)時(shí)處理的要求。
圖1.18并行處理
● 集成性
更多的接口和協(xié)議支持。
可將各種端接匹配元件整合到器件內(nèi)部,有效降低BOM成本。
單片解決方案,可以替代很多數(shù)字芯片。
減少板級(jí)走線,有效降低布局布線難度。
圖1.19集成如PAD
當(dāng)然了,在很多情況下,F(xiàn)PGA不是萬(wàn)能的。FPGA技術(shù)也存在著一些固有的局限性。從以下這些方面看,選擇FPGA技術(shù)來(lái)實(shí)現(xiàn)產(chǎn)品的開發(fā)設(shè)計(jì)有時(shí)并不是明智的決定。
● 在某些性能上,F(xiàn)PGA可能比不上專用芯片;或者至少在穩(wěn)定性方面,F(xiàn)PGA可能要遜色一些。
● 如果設(shè)計(jì)不需要太多的靈活性,F(xiàn)PGA的靈活性反而是一種浪費(fèi),會(huì)潛在的增加產(chǎn)品的成本。
● 相比特定功能、應(yīng)用集中的ASIC,使用FPGA實(shí)現(xiàn)相同功能可能產(chǎn)生更高的功耗。
● 在FPGA中除了實(shí)現(xiàn)專用標(biāo)準(zhǔn)器件(ASSP)所具有的復(fù)雜功能,還得添加一些額外的功能,實(shí)屬一大挑戰(zhàn)。FPGA的設(shè)計(jì)復(fù)雜性和難度可能會(huì)給產(chǎn)品的開發(fā)帶來(lái)一場(chǎng)噩夢(mèng)。
更多資料共享
       鏈接:https://share.weiyun.com/53UnQas

本文地址:http://www.54549.cn/thread-561280-1-1.html     【打印本頁(yè)】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé);文章版權(quán)歸原作者及原出處所有,如涉及作品內(nèi)容、版權(quán)和其它問題,我們將根據(jù)著作權(quán)人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評(píng)論 登錄 | 立即注冊(cè)

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號(hào) | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表