|
Xilinx Artix-7 FPGA快速入門(mén)、技巧與實(shí)例連載3——FPGA發(fā)展概述 更多資料共享 鏈接：https://share.weiyun.com/53UnQas 
上世紀(jì)60年代中期，TI公司設(shè)計(jì)制造了各式各樣的實(shí)現(xiàn)基本邏輯門(mén)電路功能的芯片，相信今天很多的工程師仍然很熟悉這些主要面對(duì)軍工應(yīng)用的54XX和商業(yè)應(yīng)用的74XX芯片。據(jù)說(shuō)早期的工程師甚至能夠單憑著這些芯片架構(gòu)出一顆簡(jiǎn)單CPU的功能。還真別小瞧這些基本邏輯門(mén)電路，話說(shuō)萬(wàn)丈高樓平地起，如果說(shuō)今天在嵌入式領(lǐng)域呼風(fēng)喚雨的各種功能強(qiáng)大的ARM7、ARM9、DSP是萬(wàn)丈高樓，那么稱這些基本的邏輯門(mén)電路為一磚一瓦倒是一點(diǎn)也不為過(guò)。
圖1.11 經(jīng)典DIP封裝的74芯片 從1971年Intel公司的第一顆4位微處理器Intel4004到上世紀(jì)80年代初被奉為經(jīng)典的8051單片機(jī)，再到今天各大嵌入式處理器廠商競(jìng)相使用的由ARM公司推出的各種Cortex內(nèi)核，嵌入式處理器的發(fā)展不可不說(shuō)是翻天覆地。不過(guò)話又說(shuō)回來(lái)，如果深入處理器的底層結(jié)構(gòu)，你會(huì)發(fā)現(xiàn)他們最本質(zhì)的東西并沒(méi)有太大的改變。而處理器再?gòu)?qiáng)大，一顆芯片盡可以將各種外設(shè)嵌入其中，但對(duì)于任何一顆已經(jīng)批量出貨的芯片而言，它的功能是固定的，若想在既有外設(shè)功能的基礎(chǔ)上有任何的擴(kuò)展，或許不是遇到電氣特性不支持就是遇到IO太少的尷尬，而這些問(wèn)題也就催生了可編程邏輯器件的誕生。今天的CPU周圍已很難看見(jiàn)54或74字樣的ASIC了，取而代之的可能是管腳密集的CPLD或FPGA。的確，在系統(tǒng)的可擴(kuò)展性和靈活性方面，F(xiàn)PGA/CPLD有著得天獨(dú)厚的優(yōu)勢(shì)。當(dāng)然了，今天動(dòng)輒上百萬(wàn)門(mén)的FPGA器件可不是為干這點(diǎn)活而制造的，它更多的被應(yīng)用到了通信、數(shù)據(jù)采集、網(wǎng)絡(luò)、圖像處理、算法實(shí)現(xiàn)等對(duì)數(shù)據(jù)傳輸吞吐量和處理速度有更高要求的場(chǎng)合。
圖1.12 CPU的鼻祖Intel 4004 今天大家熟知的FPGA/CPLD也不是一開(kāi)始就有的，第一款可編程邏輯器件（PLD）最初是在1970年以PROM的形式進(jìn)入人們的視野，這種PROM結(jié)構(gòu)的可編程邏輯器件可以實(shí)現(xiàn)簡(jiǎn)單的邏輯功能，很容易便可替代當(dāng)時(shí)流行的54或74系列邏輯門(mén)電路。 受限于PROM的結(jié)構(gòu)，第一款可編程邏輯器件的輸入接口相對(duì)較少。因此，可編程邏輯陣列（PAL）便孕育而生，PAL由一個(gè)可編程的“與”平面和一個(gè)固定的“或”平面構(gòu)成，或門(mén)的輸出可以通過(guò)觸發(fā)器有選擇地被置為寄存狀態(tài)。PAL器件是現(xiàn)場(chǎng)可編程的，它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)。PAL的問(wèn)題在于其實(shí)現(xiàn)方式使得信號(hào)通過(guò)可編程連線的時(shí)間相對(duì)較長(zhǎng)。在PAL的基礎(chǔ)上，又發(fā)展了一種通用陣列邏輯GAL，它要比PAL速度快許多，它采用了EEPROM工藝，實(shí)現(xiàn)了電可擦除、電可改寫(xiě)，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計(jì)具有很強(qiáng)的靈活性，至今仍有許多人使用。
圖1.13 如今已經(jīng)絕跡的PAL/GAL 這些早期的PLD器件的一個(gè)共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能，但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。電子領(lǐng)域的發(fā)展趨勢(shì)總是朝著速度更快、功能更強(qiáng)、體積更小、成本更廉價(jià)的方向邁進(jìn)。復(fù)雜可編程邏輯器件（CPLD）的誕生也就順理成章了。Altera公司于1984年發(fā)明了基于CMOS和EPROM技術(shù)相結(jié)合的CPLD。CPLD可實(shí)現(xiàn)的邏輯功能相比PAL和GAL有了大幅度的提升，已經(jīng)可以勝任設(shè)計(jì)中復(fù)雜性較高、速度也較快的邏輯功能，尤其在接口轉(zhuǎn)換、總線控制和擴(kuò)展方面有著較多的應(yīng)用。經(jīng)過(guò)幾十年的發(fā)展，今天的CPLD功能和性能也得到了進(jìn)一步的提升，其基本結(jié)構(gòu)由可編程IO單元、基本邏輯單元、布線池以及其他相關(guān)輔助功能塊組成。Altera、Xilinx和Lattice是主要的CPLD供應(yīng)商。
圖1.14 也是火過(guò)一時(shí)的CPLD 其實(shí)無(wú)論是前面提到的PAL、GAL或是CPLD，要實(shí)現(xiàn)大規(guī)模的復(fù)雜邏輯電路都顯得無(wú)能為力。而ASIC的設(shè)計(jì)耗時(shí)又費(fèi)錢，而且功能固定，在流片后很難隨意更改。鑒于此，Xilinx創(chuàng)始人之一Ross Freeman發(fā)明了現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA），F(xiàn)reeman先生發(fā)明的FPGA是一塊全部由“開(kāi)放式門(mén)”組成的計(jì)算機(jī)芯片。采用該芯片，工程師可以根據(jù)需要進(jìn)行靈活編程，添加各種新功能，以滿足不斷發(fā)展的協(xié)議標(biāo)準(zhǔn)或規(guī)范，工程師們甚至可以在設(shè)計(jì)的最后階段對(duì)它進(jìn)行修改和升級(jí)。Freeman先生當(dāng)時(shí)就推測(cè)低成本、高靈活性的FPGA將成為各種應(yīng)用中定制芯片的替代品。也正是由于此項(xiàng)偉大的發(fā)明，讓Freeman先生于2009年榮登美國(guó)發(fā)明家名人堂。
圖1.15 FPGA發(fā)明人RossFreeman 三十多年后的今天，伴隨著制造工藝的不斷進(jìn)步，F(xiàn)PGA在深亞微米甚至深亞納米時(shí)代一直走在了創(chuàng)新第一線。如今的FPGA器件，其組成不僅限于基本的可編程邏輯單元、可編程IO單元、豐富的布線資源，而且還擁有靈活的時(shí)鐘管理單元、嵌入式塊RAM以及各種通用的內(nèi)嵌功能單元，很多器件還順應(yīng)市場(chǎng)需求內(nèi)嵌專用的硬件模塊。近些年來(lái)，可編程器件的龍頭老大Xilinx和Altera更是相繼推出了硬核CPU+FPGA的產(chǎn)品，此舉大有單芯片橫掃千軍的架勢(shì)。
圖1.15 野心十足的ARM+FPGA 電子行業(yè)在繼續(xù)挑戰(zhàn)摩爾定律的征程中，無(wú)論是可編程器件繼續(xù)大放光彩，還是ASIC能夠重獲新生�？删幊唐骷�，尤其是FPGA器件的發(fā)明和大量應(yīng)用已經(jīng)足夠讓我們豎然起敬。相信對(duì)于很多即將或者已經(jīng)走上電子硬件設(shè)計(jì)的同仁們，對(duì)可編程器件的了解、熟悉甚至精通是提升自身技術(shù)能力的基本技能之一。
圖1.16 FPGA學(xué)習(xí)在路上 更多資料共享 鏈接：https://share.weiyun.com/53UnQas |
