|
Xilinx Artix-7 FPGA快速入門、技巧與實(shí)例連載7——FPGA開發(fā)技能 更多資料共享 鏈接：https://share.weiyun.com/53UnQas 
在FPGA技術(shù)的應(yīng)用領(lǐng)域不斷擴(kuò)展的同時(shí)，工程師或開發(fā)團(tuán)隊(duì)所需要具備的技能比過去要多得多，甚至也超過了其他任何可編程芯片（如MCU、ARM或DSP）。今天的FPGA工程師可能需要精通系統(tǒng)級(jí)的設(shè)計(jì)、功能定義和劃分、嵌入式處理器實(shí)現(xiàn)、DSP算法實(shí)現(xiàn)，HDL設(shè)計(jì)輸入、仿真、設(shè)計(jì)優(yōu)化和高速電路板的布局布線以及各種不同的信號(hào)接口標(biāo)準(zhǔn)。FPGA工程師可能需要來自系統(tǒng)、軟件和硬件工程的設(shè)計(jì)技能。 很少有技術(shù)像FPGA開發(fā)一樣，需要豐富的經(jīng)驗(yàn)基礎(chǔ)才能充分利用其技術(shù)優(yōu)勢。FPGA設(shè)計(jì)是一種整合的技術(shù)，要求從不同的設(shè)計(jì)領(lǐng)域融合多種設(shè)計(jì)技能。如圖1.34所示，在一些復(fù)雜的FPGA開發(fā)過程中，極可能涉及到多種交叉的設(shè)計(jì)技能。
圖1.34 FPGA多種設(shè)計(jì)技能的交叉 表1.1 FPGA開發(fā)所需的各方面技能
完成一個(gè)FPGA工程所需要的設(shè)計(jì)技能，初看起來似乎非常廣泛。例如，在設(shè)計(jì)的輸入和仿真階段，用的是HDL，偏重的是軟件；而在設(shè)計(jì)實(shí)現(xiàn)階段，使用的是FPGA器件的物理資源，包含了混合的I/O單元、存儲(chǔ)單元、寄存器、布線和特定功能的電路，這些都是偏重于硬件。 在FPGA開發(fā)的各個(gè)階段中，往往要求工程師掌握很多設(shè)計(jì)技能。而在掌握這些技能的同時(shí)還需要完成整個(gè)設(shè)計(jì)，這是一件很有挑戰(zhàn)的任務(wù)。若能夠擁有一個(gè)多學(xué)科的設(shè)計(jì)團(tuán)隊(duì)，就能具備一系列獨(dú)特的優(yōu)勢和經(jīng)驗(yàn)，實(shí)屬最佳的人力資源方案�？上В@樣理想的設(shè)計(jì)團(tuán)隊(duì)往往由于各方面的資源限制，而無法組建。因此，實(shí)際的FPGA開發(fā)團(tuán)隊(duì)就要求每個(gè)成員在項(xiàng)目開發(fā)過程中不斷的延伸和拓展新的技能。這就意味著，每個(gè)團(tuán)隊(duì)成員都有機(jī)會(huì)盡可能多地熟悉FPGA開發(fā)過程中的各個(gè)要素。 更多資料共享 鏈接：https://share.weiyun.com/53UnQas | ||||||||||||||||||||||||||||||||||||||||
