|
傳統(tǒng)CMOS工藝縮放技術(shù)的發(fā)展正逐漸逼近極限，迫切需要采用新材料和新器件設(shè)計(jì)。隨著這些新材料和新設(shè)計(jì)的出現(xiàn)，人們非常關(guān)注潛在失效機(jī)理，并需要進(jìn)行更多的可靠性測試。諸如偏溫不穩(wěn)定性（N-BTI和P-BTI）等失效機(jī)理需要高速信號源和測量功能才能解析快速恢復(fù)效應(yīng)。通過分析包括在運(yùn)行中測量在內(nèi)的各種測量技術(shù)，有助于利用合適的儀器實(shí)現(xiàn)有效的測量解決方案。 偏溫不穩(wěn)定性（Bias Temperature Instability，BTI）是指當(dāng)MOSFET經(jīng)受溫度應(yīng)力時(shí)閾值電壓出現(xiàn)的不穩(wěn)定現(xiàn)象。對于模擬應(yīng)用，例如晶體管成對匹配，很小的閾值電壓漂移都會導(dǎo)致電路失效。通過增大晶體管的面積可以減少多種影響FET匹配的工藝偏差，這使得BTI成為限制因素。 在CMOS縮放工藝和精確模擬CMOS技術(shù)中，監(jiān)測并控制偏溫不穩(wěn)定性——包括負(fù)偏（NBTI）和正偏（PBTI）——的需求日益增大。當(dāng)前NBTI的JEDEC標(biāo)準(zhǔn)將“測量間歇期間的NBTI恢復(fù)”視為促使可靠性研究人員不斷改進(jìn)測試技術(shù)的關(guān)鍵。實(shí)驗(yàn)數(shù)據(jù)表明，測量下降的時(shí)間斜率與測量延遲和測量速度密切相關(guān)。 人們已經(jīng)研究出幾種測量技術(shù)，能夠最大限度減少測量延遲，提高測量速度，同時(shí)監(jiān)測工藝導(dǎo)致的BTI漂移。每種技術(shù)都各有優(yōu)缺點(diǎn)。本文將分析其中一些技術(shù)，包括在運(yùn)行中測量，并討論有效實(shí)現(xiàn)BTI應(yīng)用所需的測試儀器。 下載： 
面向BTI特征分析的在運(yùn)行中閾值電壓測量.pdf
(526.54 KB)
了解更多，請?jiān)L問Keithley技術(shù)專區(qū)。 |
