色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x

賽靈思ISE 13 全面支持 7 系列 FPGA

發(fā)布時間:2011-3-11 11:16    發(fā)布者:嵌入式公社
關鍵詞: ISE , Spartan , Virtex
賽靈思公司(Xilinx)宣布推出 ISE 13設計套件。這款屢獲殊榮的設計工具和 IP 套件新增了許多增強特性,可以提高片上系統(tǒng)(SoC) 設計團隊的生產力,針對 Spartan-6、Virtex-6 和 7 系列 FPGA 以及行業(yè)領先的容量高達 200 萬個邏輯單元的 Virtex-7 2000T 器件,加速實現(xiàn)真正的即插即用 IP。針對減少開發(fā)時間和成本,ISE 13設計套件引入了加速驗證、支持 IP-XACT 的即插即用 IP以及全新的Team Design Flow,讓多名工程師利用時序可重復功能同時開展工作,從而縮短設計周期。

由于賽靈思已經(jīng)推出系統(tǒng)門容量高達數(shù)百萬的 FPGA,例如采用堆疊硅片互連技術 的Virtex-7 2000T 器件,能夠將串行、并行和數(shù)字信號處理融合到一個芯片之上,并提供高達 28Gbps 的收發(fā)器速度,因此,生產力的需求在這些高度復雜的設計中極為重要。
然而,根據(jù)《國際半導體技術發(fā)展藍圖》(International Technology Roadmap for Semiconductors),若要維持生產力曲線,行業(yè)必須將周期縮短 50%。由于超過一半的設計周期都花在了驗證環(huán)節(jié)上,ISE 13設計套件采用了新的硬件協(xié)同仿真功能和AMBA4 AXI4(高級擴展接口)總線函數(shù)仿真模型,可以直接提高設計驗證團隊的生產力。

加速驗證流程

利用由開發(fā)板、套件和賽靈思 ISE 仿真器構成的賽靈思陣容強大的產品組合,設計團隊現(xiàn)在可以將仿真運行時間從之前的數(shù)小時縮短到幾分鐘。通過實時仿真,驗證工程師可以測試已實施的設計模塊,同時把其它開發(fā)中的模塊留在仿真器中,從而將整體驗證速度提升至原來的 100 倍(相比原始本地仿真)。新的可選 AXI4 總線函數(shù)模型也可以添加到驗證測試平臺,進一步加快驗證速度,驗證客戶提供的 IP 的互聯(lián)邏輯,提高整體生產力。

新的Team Design Flow

ISE 13設計套件采用了全新Team Design方法(參見利用Team Design提高生產力),讓各組開發(fā)人員可以同時工作,解決多名工程師合作開展一個項目時所面臨的挑戰(zhàn)。

通過完善 ISE 12設計套件中的設計保存能力,Team Design Flow可以提供更多功能,確定已完成設計部分的早期實施結果,而無需等待其他設計團隊。這項全新功能支持高級優(yōu)化,例如智能時鐘門控,它可以降低多達 30% 的動態(tài)功耗,加快剩余設計的時序收斂和時序保存,提高整體生產力,減少設計迭代問題。

支持 IP-XACT 的即插即用 IP

通過加快設計重用,ISE 13設計套件現(xiàn)在可以提供新的符合賽靈思即插即用計劃(參見 AXI4 互連為即插即用 IP 鋪平道路)的開放標準,簡化使用賽靈思和第三方 IP 進行的開發(fā)工作,縮短設計創(chuàng)建時間。該版本新增了AXI 互連配置選項,可以利用稀疏連接模式的 AXI4 互連將互連硅芯片面積減少 50%。高性能的 AXI4 系統(tǒng)可以將客戶的互聯(lián)和內存接口系統(tǒng)帶寬提升 20%,F(xiàn)在,用戶可以針對自己的性能或空間面積輕松定制系統(tǒng),以實現(xiàn)最佳系統(tǒng)拓撲。

另外,賽靈思還為其聯(lián)盟成員提供了新的基于 IP-XACT 的IP Packager,讓聯(lián)盟成員能打包他們自己的 IP,以便在 CORE Generator IP 庫之外輕松訪問 IP。IP-XACT 可以為賽靈思及其聯(lián)盟計劃成員的 IP 帶來一致的用戶體驗。在 ISE 13設計套件中,目前已經(jīng)有 50 個賽靈思 IP 內核支持 IP-XACT,未來一年之內,所有賽靈思 IP 內核將全部支持 IP-XACT。未來版本將對客戶開放這一功能,以便他們輕松復用其IP。  

為了讓用戶更輕松地仿真加密 IP,賽靈思率先為支持 AXI3 或 AXI4 協(xié)議的 AXI BFM 提供了符合 IEEE P1735 標準的仿真模型,使其與主要的第三方仿真器實現(xiàn)仿真互操作。面向聯(lián)盟計劃成員的完全符合IEEE P1735標準的全功能加密流程,將于今年晚些時候上市。

對于無線基帶、視頻和波束成形等要求實施線性代數(shù)的應用,我們在CORE Generator中提供了新的高度可配置的線性代數(shù) LogiCORE IP 內核。該 IP 內核可以實施各種矩陣運算,例如矩陣加法、減法、乘法和矩陣標量乘法。

ISE 13設計套件中新增的嵌入式系統(tǒng)設計處理支持,通過新的高可信MicroBlaze 處理器提供。在需要冗余和故障檢測的系統(tǒng)里, MicroBlaze 處理器可以提供內存保護,讓冗余 MicroBlaze 處理器同步作業(yè),以滿足高可信和可靠性要求。通過在一個易于使用的集成式 IP 模塊中提供處理器和比較器邏輯,設計人員可以安全地將軟內核 MicroBlaze 處理器設計到各種安全應用中,例如經(jīng)常需要錯誤檢查的 ATM 自動柜員機中。

全新文檔導航器  

新的賽靈思文檔導航器(Xilinx Documentation Navigator),可以大大改善賽靈思文檔管理的重要方面,例如查看、發(fā)現(xiàn)、搜索和下載。導航器將賽靈思 FPGA 器件、軟件、板和針對性參考設計文檔集成到了一個易于使用的環(huán)境當中。這款獨立工具旨在提高客戶的生產力,確保客戶快速找到他們所需的答案。賽靈思文檔導航器下載地址:www.xilinx.com/cn/support/documentation/。

供貨情況和定價

ISE 13設計套件 的所有 ISE 版本現(xiàn)已上市,邏輯版本起價 2,995 美元,目前支持 32 位和 64 位 Windows 7?蛻艨梢詮馁愳`思網(wǎng)站免費下載全功能 30 天試用版。若要立即下載 ISE 13設計套件,或者詳細了解 ISE 13設計套件 的功耗和成本節(jié)省設計方法與生產力創(chuàng)新特性,請訪問:www.xilinx.com/cn/tools/designtools.htm。
本文地址:http://www.54549.cn/thread-57988-1-1.html     【打印本頁】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據(jù)著作權人的要求,第一時間更正或刪除。
youyou_zh 發(fā)表于 2011-3-13 13:56:43
hehe
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關視頻

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表