|
原理圖輸入好像是一個容易的工作，但它是整個電子設計的基礎，任何簡單的錯誤都會給整個設計帶來返工和項目延遲，經常出現的錯誤包括電源接錯或漏接、端接錯誤、二極管方向錯誤、驅動強度計算錯誤等。75%的項目都需要費時、費力的修改和返工。檢查復雜單板（原理圖幾十上百頁）都不容易，更何況還要檢查多板系統(tǒng)的連接。一次正確對于電子設計來說非常重要。 設計評審環(huán)節(jié)依賴人工檢查來發(fā)現可能的設計錯誤，自動化的方法可以用程序來發(fā)現這些錯誤，幫助設計師更好地設計電路功能。 Xpedition Valydate是行業(yè)領先的原理圖分析驗證工具, 提供100%全覆蓋網絡連接驗證。 本次網絡研討會將演示在原理圖設計階段，減少設計錯誤、降低設計風險的方法和手段。 講師：尤立夫，1998年畢業(yè)于哈爾濱工程大學，并獲得工學博士學位。至今擁有20年EDA行業(yè)從業(yè)經驗，目前擔任Mentor PCB產品部技術市場工程師職務。在電子系統(tǒng)設計和仿真，數據管理等方面擁有豐富的經驗和背景。 7月7日晚，我們敬請您蒞臨直播間，共同探討減少原理圖設計錯誤的方法。 掃碼立即報名！ （掃碼關注Mentor公眾號，點擊報名鏈接即可） 
報名成功后，加下方微信領取十元紅包！
|
