xilinx MCB設(shè)計(jì)求助

mmwlb

新手問題，
用xilinx的MCB設(shè)計(jì)一個(gè)LPDDR，IP核是可以用它的工具生成了，但是我怎么使用它。
比如說，我需要從LPDDR接口讀出的某個(gè)地址里面的數(shù)據(jù)，如何操作？

我的做法是，直接新建一個(gè)模塊，例化.XCO文件，然后做一個(gè)test bench，按照時(shí)序要求給他信號(hào)，像c3_p0_cmd_en、c3_p0_wr_en等等，
都是按照UG388上給的，仿真后，沒有從LPDDR接口那邊看到正確的輸出，calib_done信號(hào)也沒有被拉高。

我看在他的use design里面的Test Bench文件里面，有例化了“l(fā)pddr_model_c3.v”這個(gè)模塊，這個(gè)模塊應(yīng)該是只在仿真的時(shí)候用到的，不知道這個(gè)模塊是什么作用。我有把這個(gè)例化去掉，calib_done信號(hào)就不會(huì)被拉高，

mmwlb

咋都米人會(huì)呢，高手呢

lelee007

lpddr_model_c3.v

這個(gè)module是模擬內(nèi)存顆粒的啦，工程有XCO了就可以用verilog例化使用了

哈哈，多看下手冊(cè)吧，xilinx的文檔還是比較全的，不過也有點(diǎn)太多啦，前段時(shí)間搞了下DDR3的，SP605板載的，lpddr沒研究過，中間估計(jì)有些細(xì)節(jié)問題跟SP605板載DDR不完全一樣

xwd_bp

手冊(cè)上應(yīng)該有吧。