|
作者：ADI產(chǎn)品應(yīng)用工程師Padraic O'Reilly 摘要 本文將介紹低功耗系統(tǒng)在降低功耗的同時(shí)保持精度所涉及的時(shí)序因素和解決方案，以滿(mǎn)足測(cè)量和監(jiān)控應(yīng)用的要求。文中將說(shuō)明當(dāng)所選ADC是逐次逼近寄存器(SAR) ADC時(shí)的時(shí)序影響因素。Σ-Δ架構(gòu)的時(shí)序考慮因素有所不同（參見(jiàn)本系列文章的上篇）。本文探討信號(hào)鏈在模擬前端時(shí)序、ADC時(shí)序和數(shù)字接口時(shí)序方面的考慮。 模擬前端時(shí)序考量 圖1中的三個(gè)模塊可以分別予以考慮，從模擬前端(AFE)開(kāi)始。信號(hào)鏈的類(lèi)型會(huì)改變AFE，但有一些共同方面適用于大多數(shù)電路。 下載全文： 
【ADI技術(shù)文章】低功耗精密信號(hào)鏈應(yīng)用最重要的時(shí)序因素有哪些？（下篇）.pdf
(436.93 KB)
|
