色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

x
x
查看: 940|回復(fù): 0
打印 上一主題 下一主題

[供應(yīng)] 信號處理板卡設(shè)計(jì)方案原理圖第613篇:基于6UVPX C6678+XCVU9P的信號處理板卡

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2023-6-20 11:13:50 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
基于6UVPX C6678+XCVU9P的信號處理板卡
一、板卡概述
      板卡基于6U VPX標(biāo)準(zhǔn)結(jié)構(gòu),包含一個(gè)C6678 DSP芯片,一個(gè)XCVU9P 高性能FPGA,雙路HPC FMC。








二、處理板技術(shù)指標(biāo)
•  DSP處理器采用TI 8核處理器TMS320C6678;
•  DSP 外掛一組64bit DDR3顆粒,總?cè)萘?GB,數(shù)據(jù)速率 1333Mb/s;
•  DSP 采用EMIF16 NorFlash加載模式,NorFlash容量 32MB;
•  DSP 外掛一路千兆以太網(wǎng)1000BASE-T;
•  FPGA處理器采用Xilinx VirtexUltralSCALE+ 系列芯片  XCVU9P;
•  FPGA外掛2組DDR4 ,每組2GB,64bit 容量
•  FPGA 外掛2組FMC HPC 連接器;
•  FPGA 引出1路QSPF+,每路數(shù)據(jù)速率40Gb/s;
•  FPGA與DSP之間通過RapidIO互聯(lián) 。
•  VPX 連接器上外接FPGA的24個(gè)GTY,LVDS信號,DSP的   1路以太網(wǎng)
三、軟件系統(tǒng)
•  提供FPGA的接口測試程序,包括 DDR4、光纖、RapidIO、FMC等接口
•  提供DSP接口測試程序,包括DDR3、Flash、RapidIO、網(wǎng)絡(luò)、uart接口。
四、物理特性

•  尺寸:6U CPCI板卡,大小為160X233.35mm。

•  工作溫度:0℃~ +55℃ ,支持工業(yè)級 -40℃~ +85℃

•  工作濕度:10%~80%

五、供電要求:

•  雙直流電源供電。整板功耗 50W。

•   電壓:+12V 10A。

•  紋波:≤10%

六、應(yīng)用領(lǐng)域

軟件無線電系統(tǒng),基帶信號處理,無線仿真平臺,高速圖像采集、處理等。


您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表