新版 Vivado 2024.1分享

發(fā)布時間：2024-6-7 11:23 發(fā)布者：迪普微科技

關鍵詞： fpga , Vivado , Xilinx , 軟件

Vivado 2024.1版本的亮點主要集中在多個方面的功能增強和優(yōu)化上。以下是該版本的主要亮點（文末附下載方法）：

通用訪問與性能提升：
- MicroBlaze™ V軟處理器（基于RISC V開源ISA）提供了更廣泛的通用訪問能力。
- 對于Versal器件，QoR（FMAX）得到了顯著增強，有助于提升系統(tǒng)性能。
時鐘與物理優(yōu)化：
- 針對multi-SLR Versal器件，整個SLR邊界的時鐘與P&R物理優(yōu)化期間提供了由用戶控制的重定時和時鐘樹選擇功能，這有助于最大程度減小時鐘偏差。
Dynamic Function eXchange (DFX) 提升：
- 增強了DFX設計的報告，有助于設計收斂。
- 為串列配置以及針對Versal SSIT器件的DFX增加了支持，滿足PCIe®時序要求。
Power Design Manager增強：
- 新增了Zynq™ RFSoC系列支持，提供了更全面的功耗管理選項。
- 提供了面向假設分析及功耗類別可視化的內建圖形，并添加了將PDM內容導出到電子數據表的功能，以實現信息快速共享。
用戶界面與工具增強：
- 新增GUI窗口，為IPI中的Versal器件實現匯源地址路徑的可視化。
- BD (IPI)中的手動分配地址鎖定功能增強了設計的靈活性。
- 為Versal器件中的DFX平面圖提供了增強的可視化功能。
- 在Versal單片器件的相同設計中增加了對Tandem+DFX的支持。
IP與仿真支持：
- 為UltraScale+器件中的Queue DMA IP擴展了對Tandem配置的支持。
- 為SystemC用戶提供了Vivado仿真器VCD支持，增強了與其他仿真環(huán)境的兼容性。
平均QoR提升：
- 使用Intelligent Design Runs*，Versal™自適應SoC的平均QoR提升了8%，UltraScale+ FPGA的平均QoR提升了13%，顯著提高了設計效率和性能。
多線程支持：
- 在PDM中為Versal器件的比特流生成擴展了多線程支持，提高了生成效率。
- 通過多線程支持加速器件映像生成，進一步提升了設計流程的速度。

綜上所述，Vivado 2024.1版本在處理器支持、時鐘與物理優(yōu)化、DFX提升、功耗管理、用戶界面與工具、IP與仿真支持以及多線程支持等方面均有顯著提升和優(yōu)化，為用戶提供了更強大、更靈活、更高效的設計工具。公眾號后臺回復：Vivado2024.1

本文地址：http://www.54549.cn/thread-859177-1-1.html 【打印本頁】

本站部分文章為轉載或網友發(fā)布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。