altera的max7000系列CPLD。
看了很多教材和參考，就只有介紹"共享乘積項(xiàng)"。沒有具體的應(yīng)用"共享乘積項(xiàng)"的例子。如下：
1） 共享擴(kuò)展項(xiàng)
每個(gè) LAB 有 16 個(gè)共享擴(kuò)展項(xiàng)。 共享擴(kuò)展項(xiàng)就是 ...
找不到XA Spartan-3E系列的外部配置存儲(chǔ)器。只能找到XC Spartan系列的對(duì)應(yīng)的配置存儲(chǔ)器，
在XA Spartan-3E的PDF里看到Platform Flash is not supported within the XA family
這是什么意思， ...
2011年07月22日 16:38
各位大蝦： 小弟為FPGA初學(xué)菜鳥，想完成一個(gè)8051 IP軟核嵌入FPGA的Soc的實(shí)驗(yàn)，我想問一下2個(gè)問題：
1.支持ACTEL FPGA開發(fā)的集成設(shè)計(jì)環(huán)境Libero是否已經(jīng)包括所有的調(diào)試工具？如邏輯仿 ...
2011年07月21日 20:47
請問在哪可以下載到詳細(xì)的fpga verilog hdl的視頻教程？
always @(posedge clk_sys or negedge rst_sys_n)
begin
if(!rst_sys_n) work_en_1d
2011年07月06日 16:03
有誰對(duì)FPGA精通的，能不能指點(diǎn)我一下
群里有沒有做中值濾波的，用硬件實(shí)現(xiàn)時(shí)，如何快速篩選中值的？有的話，交流下，EMAIL:supermate2008@126.com
2011年05月20日 13:06
論壇里有沒有ISE熟練的前輩，就是對(duì)XILINX特別熟悉，請問如何手動(dòng)調(diào)整布線？關(guān)鍵路徑上的時(shí)序不滿足，怎么修改？
2011年05月20日 13:05
我剛開始玩FPGA，發(fā)現(xiàn)不能直接使用除法，需要使用除法內(nèi)核（暫時(shí)沒考慮自己別寫除法程序）。
我嘗試了IP內(nèi)核中的Math Functions--dividers， 里面有2個(gè)IP核，我都試過了，仿真的時(shí)候輸出總是高 ...
2011年05月16日 21:01
誰有Xilinx ISE 12.4的破解軟件啊，麻煩大家?guī)臀乙幌�，謝謝了……
2011年04月19日 11:33
新手問題，
用xilinx的MCB設(shè)計(jì)一個(gè)LPDDR，IP核是可以用它的工具生成了，但是我怎么使用它。
比如說，我需要從LPDDR接口讀出的某個(gè)地址里面的數(shù)據(jù)，如何操作？
我的做法是，直接新建一個(gè)模 ...
2011年04月18日 16:07
請教 我用qpsk調(diào)制 編譯一次 IQ輸出不同 就是 輸出波形上面有毛刺 反映到頻譜上就是波形不好 有雜波。
2011年04月15日 15:15
