視頻教程 VHDL語言CPLD系統(tǒng)設(shè)計(jì)怎沒找不到了呀？我只下載下來五個(gè) 就再也找不到了
在用modelsim編譯systemverilog是出現(xiàn)錯(cuò)誤near "class": expecting: MACROMODULE MODULE PRIMITIVE是什么原因呢。。求高手幫忙！
2011年01月08日 21:42
我才來，積分也不多哈，所以就意思意思一下了
我剛開始學(xué)VHDL，和FPGA，無從下手，請高手指教了
覺得第一步該做什么呢
XC6SLX45T的試用報(bào)告系列之002
剛才發(fā)錯(cuò)地啦，發(fā)到技術(shù)應(yīng)用去了，那邊看帖子太不爽啦，現(xiàn)在發(fā)這來吧，本來想發(fā)水版的，感覺太招搖了，咱還是低調(diào)點(diǎn)算啦
2010年12月31日 12:37
002和001之間間隔時(shí)間貌似好長好長嘞
哈哈，上次洗衣機(jī)同學(xué)發(fā)布的002不在俺的試用報(bào)告00X系列之內(nèi)哈，大家注意辨別真?zhèn)?
今天還得把俺的開題報(bào)告再修改修改，BOSS今天被俺 ...
中國公司現(xiàn)在一般使用哪些FPGA比較多？我打算學(xué)ALTERA的Cyclone II系列的FPGA如何？
具體錯(cuò)誤為# Illegal Grid delta. Grid delta must be greater than 1.# error on window .main_pane.wave - no action called registered下面還有一大串紅字 代碼編譯沒有問題，本來一直好好 ...
問題一：control_interface control1 (
.CLK(CLK),
.RESET_N(RESET_N),
.CMD(CMD),
.ADDR(mADDR),
.RE ...
Process (RST)
Begin
if RST = '0' then RSTY
modelsim（使用的版本為 modelsim SE plus 6.5）添加SDF文件時(shí)，發(fā)現(xiàn)Save鈕是灰色的。大家有沒有遇到過這種情況？難道是我的軟件沒破確好？但功能仿真是好的，現(xiàn)在想做后仿，結(jié)果沒法添加SDF文 ...
