色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

系統(tǒng)設(shè)計(jì)資料下載列表

IC Compiler資料(英文)

1.IC Compiler Data Preparation Using Milkyway User Guide, version B-2008.09-SP2 2.IC Compiler Quick Reference and Command Mapping ...
2010年07月03日 18:11   |  
Compiler  

SystemVerilog專(zhuān)輯,十幾本

《SystemVerilog for Design》Springer 2004年出版,2006年9月第二版。 中文版為《SystemVerilog 硬件設(shè)計(jì)及建!,科學(xué)出版社 ...
2010年07月03日 16:09   |  
SystemVerilog  

Modelsim教程,全面、詳細(xì)

1 ModelSimSE的使用流程 2 一個(gè)Verilog計(jì)數(shù)器仿真詳細(xì)流程附源代碼 3 一個(gè)VHDL計(jì)數(shù)器仿真詳細(xì)流程附源代碼 4 Force和run兩個(gè)cmd指令詳細(xì) ...
2010年07月03日 11:54   |  
modelsim  

電子書(shū):FPGA原型開(kāi)發(fā)實(shí)例

FPGA Prototyping by Verilog Examples 通過(guò)一系列實(shí)例來(lái)講解FPGA和HDL開(kāi)發(fā)及設(shè)計(jì)過(guò)程。 HDL (hardware description language) and F ...
2010年03月21日 14:42   |  
FPGA   電子書(shū)   開(kāi)發(fā)   實(shí)例   原型  

用FPGA進(jìn)行快速原型設(shè)計(jì)

點(diǎn)擊下載電子書(shū) (英文原版)
2010年03月17日 10:09   |  
FPGA   設(shè)計(jì)   原型  
1 ...789101112131415

下載排行榜

廠商推薦

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號(hào) | 京公網(wǎng)安備11010502021702
返回頂部