|
新思科技公司（Synopsys）日前宣布：即日起提供其基于FinFET技術的半導體設計綜合解決方案。該解決方案包含了一系列DesignWare嵌入式存儲器和邏輯庫IP，其Galaxy實現(xiàn)平臺中經(jīng)芯片驗證過的設計工具，以及晶圓代工廠認證的提取、仿真和建模工具。它還包含了多家晶圓廠用于開發(fā)FinFET工藝所需的TCAD和掩膜綜合產(chǎn)品。各種FinFET器件的三維結構代表了晶體管制造領域內(nèi)的一個重大轉變，它影響了設計實現(xiàn)工具、制造工具及設計IP。通過與業(yè)界領先的晶圓代工廠、研究機構和早期采用者在工程領域長達五年的開發(fā)合作，Synopsys的FinFET解決方案為實現(xiàn)從平面到3D晶體管的成功過渡提供了各種經(jīng)生產(chǎn)驗證的技術。該全線解決方案為加速FinFET技術的部署提供了強大的EDA工具和IP基礎，該技術可為半導體設計提供更低的功耗、更好的性能與更小的面積。 “Synopsys持續(xù)地投入巨資來開發(fā)一個完整的解決方案，以推進包括FinFET在內(nèi)的新工藝幾何節(jié)點和器件的應用，” Synopsys高級副總裁兼設計實現(xiàn)業(yè)務部總經(jīng)理Antun Domic說道�！癝ynopsys與FinFET生態(tài)系統(tǒng)中的合作伙伴，包括晶圓廠、早期采用者及研究機構等廣泛合作，使我們能夠提供業(yè)界頂級的技術，并且使市場認識到這種新型晶體管設計的所有潛在優(yōu)勢�！� “隨著我們開始提供新的14nm-XM工藝，我們已經(jīng)加快了我們領先的發(fā)展路線，以提供一種為日益擴張的移動市場而優(yōu)化的FinFET技術，” GLOBALFOUNDRIES高級副總裁兼首席技術官Gregg Bartlett說道�！芭c合作伙伴攜手已經(jīng)成為我們能夠提供這種創(chuàng)新的FinFET解決方案的關鍵因素。我們很早就已經(jīng)與Synopsys在多個領域內(nèi)開展合作，包括FinFET器件的HSPICE建模。我們延續(xù)了我們的合作，以加快我們共同的客戶對FinFET技術的采用�！� “我們與Synopsys在FinFET技術上的合作是保持我們半導體行業(yè)領先地位的關鍵，”三星電子有限公司負責系統(tǒng)LSI基礎架構設計中心的高級副總裁Kyu-Myung Choi博士說道�！拔覀兊木A代工廠和半導體設計專業(yè)知識與Synopsys多樣化的EDA工具和IP開發(fā)經(jīng)驗相結合，使我們能夠有效地應對與FinFET相關的挑戰(zhàn)。我們將繼續(xù)鞏固這種強大的合作關系，以使FinFET技術收益最大化�！� “很早以前，我們就成功地證明了使用FinFET 3D晶體管的功耗和性能優(yōu)勢，” 被廣泛地視為FinFET技術先驅的加利福尼亞州立大學伯克利分校微電子學特聘教授Chenming Hu博士說道�！盀榱耸惯@些演示成為現(xiàn)實，我們的團隊與Synopsys 研發(fā)部門在包括器件仿真在內(nèi)的多個領域內(nèi)進行了緊密合作。我們將繼續(xù)與Synopsys合作來推進FinFET部署的更多創(chuàng)新�！� Synopsys的具備FinFET能力的IP 通過與領先的晶圓代工廠超過五年的緊密合作，使Synopsys獲得了設計方面的專業(yè)知識以及對IP架構的一種深刻理解。這種緊密的合作成就了關鍵客戶對Synopsys基于FinFET 的DesignWare嵌入式存儲器和邏輯庫IP解決方案的成功部署。計劃于2013年進行更多樣化的IP開發(fā)。DesignWare嵌入式存儲器和邏輯庫IP被構建用于實現(xiàn)FinFET技術的全部優(yōu)勢，在性能、漏電特性、動態(tài)功耗和低電壓運行等領域內(nèi)提供出眾的結果。 Synopsys面向FinFET工藝的設計工具 從平面到基于FinFET的3D晶體管的變遷是一項重大改變，它需要工具開發(fā)商、晶圓代工廠和早期采用者之間緊密的研發(fā)合作，以提供堅實的EDA工具基礎。通過與FinFET生態(tài)系統(tǒng)合作伙伴多年的合作，Synopsys的解決方案加速了基于FinFET的設計的上市時間。該綜合解決方案包括IC Compiler物理設計、IC Validator物理驗證、StarRC寄生參數(shù)提取、SiliconSmart特征描述、用于FastSPICE仿真的CustomSim和FineSim以及HSPICE器件建模和電路仿真。 Synopsys面向FinFET工藝的制造工具 FinFET的小幾何尺寸和3D性質(zhì)使其需要新的方法來優(yōu)化器件性能和漏電指標，并解決工藝變化帶來的影響。器件的目標性能與漏電指標需要通過對鰭型幾何結構、應力工程學及其它因素的優(yōu)化得以實現(xiàn)。由隨機摻雜的波動、線邊緣粗糙度、布線感生應力及其它來源帶來的工藝偏差，會共同對器件和電路性能產(chǎn)生影響。Synopsys已經(jīng)與多家晶圓代工廠就Sentaurus TCAD和Proteus掩膜綜合產(chǎn)品進行合作，以解決以上問題。Sentaurus產(chǎn)品線使晶圓代工廠能夠優(yōu)化FinFET 工藝，和設計能夠減輕工藝變化帶來的影響、從而滿足性能與漏電特性要求的器件。Proteus產(chǎn)品線為晶圓代工廠實現(xiàn)整個芯片的臨近校正提供了綜合的解決方案。 |
