Cadence高速電路板設(shè)計與仿真（第3版）電子書PDF格式掃描版免費下載

發(fā)布時間：2010-7-22 13:58 發(fā)布者：fliger

關(guān)鍵詞： cadence

Cadence高速電路板設(shè)計與仿真（第3版）電子書PDF格式掃描版免費下載

學(xué)習(xí)交流用。用做商業(yè)用途的后果自負:)

書：

CADENCE高速電路板設(shè)計與仿真.part1.rar (14.97 MB)

CADENCE高速電路板設(shè)計與仿真.part2.rar (12.16 MB)

隨書例子，包括源文件，和大家分享，對學(xué)習(xí)信號完整性分析很有幫助，尤其是DDR分析：

例子part01.rar (14 MB)

例子part02.rar (14 MB)

例子part03.rar (14 MB)

例子part04.rar (14 MB)

例子part05.rar (14 MB)

例子part06.rar (14 MB)

例子part07.rar (10.73 MB)

下面是目錄：
第1章 Cadence Allegro SPB 16.2簡介
第2章 Cadence 原理圖設(shè)計工作平臺
第3章制作元件及創(chuàng)建元件庫
第4章創(chuàng)建新設(shè)計
第5章 PCB設(shè)計預(yù)處理
第6章 Allegro 的屬性設(shè)置
第7章焊盤制作
第8章元件封裝的制作
第9章電路板的建立
第10章設(shè)置設(shè)計規(guī)則
第11章布局
第12章高級布局
第13章敷銅
第14章布線
第15章后處理
第16章加入測試點
第17章電路板加工前的準(zhǔn)備工作
第18章 Allegro 其他高級功能
第19章高帶PCB設(shè)計知識
第20章仿真前的準(zhǔn)備工作
第21章約束驅(qū)動布局
第22章約束驅(qū)動布線
第23章后布線DRC分析
第24章差分對設(shè)計
附錄A User Preferences設(shè)置
附錄B DRC錯誤代碼
附錄C 焊盤設(shè)置規(guī)則
參考文獻

本文地址：http://www.54549.cn/thread-16008-1-1.html 【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點和對其真實性負責(zé)；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問題，我們將根據(jù)著作權(quán)人的要求，第一時間更正或刪除。