|
眾所周知，半導(dǎo)體（IC）芯片是在一顆晶片上，歷經(jīng)數(shù)道及其細(xì)微的加工程序制造出來的，而這個(gè)過程就叫做工藝流程（Process Flow）。下列我們就來簡(jiǎn)單介紹芯片生產(chǎn)工藝流程： 芯片工藝流程目錄： 
一、 半導(dǎo)體晶圓工序前半部分，在硅基板上制造出晶體管等部件： 1、元件隔離、2、井道形成、3、柵極氧化及閘形成、4、LDD形成、5、側(cè)壁間隔、6、源極與漏極、7、硅化物、8、介質(zhì)膜、9、接觸孔 二、半導(dǎo)體晶元制造工序的后半部分，將在生產(chǎn)線前道工序（FEOL）制造的各部件與金屬材料連接布線，以形成電路（芯易網(wǎng)注）： 10、金屬—1、11、金屬—2 1、 元件隔離：
為保證每個(gè)在硅晶片的表面附近的晶體管能獨(dú)立運(yùn)行，要隔離晶體管的形成區(qū)域，以便阻止晶體管之間的相互干擾。 2、 井道形成：
在晶體管區(qū)域內(nèi)摻入不同濃度、劑量的雜質(zhì)，用來制作不同電壓特征的晶體管。具體做法是給不同的晶體管區(qū)域，注入適量濃度的雜質(zhì)（（n型MOS：p井，n溝道；p型MOS: n井，p溝道）；然后提取p型MOS晶體管和n型MOS晶體管。 3、 柵極氧化及閘形成：
柵極氧化及閘形成是決定晶體管性能的關(guān)鍵工序，由于柵極氧化和閘形成的尺寸會(huì)影響晶體管的性能，所以需要在晶片表面均勻布上高密度的薄膜。再對(duì)光刻膠形成以及柵極蝕刻對(duì)尺寸進(jìn)行嚴(yán)格的管理，利用CVD法來沉積多晶硅，形成柵電極。 4、 LDD形成：
LDD（輕摻雜漏，Lightly DopedDrain）也被成為擴(kuò)展，是為了避免微型化后，晶體管帶來操作不利的影響（如速度變慢等）。p型LDD：在p型MOS的區(qū)域內(nèi)加入p型雜質(zhì)（如硼等）；n型LDD：在n型MOS的區(qū)域內(nèi)加入n型雜質(zhì)（如磷、砷等）。 5、 側(cè)壁間隔：
側(cè)壁間隔是對(duì)上述LDD、柵極和下面將提到的源極、漏極的硅化，起到承上啟下的作用。所以需要柵極的兩端（水平方面）的壁部形成氧化膜。側(cè)壁蝕刻是在氧化膜上實(shí)施異向性（垂直方向）的蝕刻，使得氧化膜僅殘留在柵極的側(cè)壁；側(cè)壁氧化膜則是在整個(gè)晶片表面形成氧化膜。 6、 源極與漏極：
通常情況下，p型MOS領(lǐng)域會(huì)形成源極，n型MOS領(lǐng)域內(nèi)會(huì)形成漏極，由于晶體管形狀相同、水平也對(duì)稱，所以決定電源連接方向的是源極與漏極。n型源極與漏極的加工方法：n型MOS區(qū)域內(nèi)摻入n型雜質(zhì)（如磷，砷等）；p型源極與漏極的加工方法：p型MOS區(qū)域內(nèi)摻入p型雜質(zhì)（如硼等）。 7、 硅化物：
將MOS的柵極（多晶硅）、源極、漏極（硅），與金屬的化合物一起硅化之后，MOS的三個(gè)電極滋生的電阻就會(huì)降低，對(duì)金屬布線層的電阻也隨之降低。硅化是通過自對(duì)準(zhǔn)硅化（化學(xué)蝕刻），選擇性地去除鈷薄膜。 8、 介質(zhì)膜：
為使晶體表面凹凸不平的部分變得平坦，必須對(duì)介質(zhì)膜進(jìn)行拋光（介質(zhì)膜拋光）；再通過CVD法形成厚的硅氧化膜（介質(zhì)膜沉淀）；這是連接晶體管等元件的布線流程。 9、 接觸孔：
接下來是對(duì)介質(zhì)膜進(jìn)行開孔（接觸孔）并填充W（鎢），這是為了將柵極、源極、漏極等三個(gè)電極透過介質(zhì)膜上的金屬層連接在一起。插件鎢填充：填充接觸鎢；并對(duì)插件鎢和晶體管的介質(zhì)膜進(jìn)行拋光，把多余的鎢去除，使鎢只存放在接觸孔的內(nèi)部。 10、金屬—1:
晶體管形成介質(zhì)膜后，挖溝槽填充銅（Cu），這就被稱為single damascene（單鑲嵌）。金屬—1銅（Cu）填充指的是用電鍍的方法向溝槽內(nèi)填充銅（Cu）；金屬—1銅（Cu）拋光指的是在介質(zhì)膜表面拋光，去除表面的銅（Cu），讓銅（Cu）只存放在溝槽內(nèi)部。 11、金屬—2:
在形成介質(zhì)膜的晶體管上挖溝槽，填充銅（Cu），通過同時(shí)向孔和溝槽填充銅（Cu）的方式叫dual damascene（雙鑲嵌）。金屬—2銅（Cu）填充指的是用電鍍的方法向溝槽內(nèi)填充銅（Cu）；金屬—2銅（Cu）拋光指的是在介質(zhì)膜表面拋光，去除表面的銅（Cu），讓銅（Cu）只存放在溝槽內(nèi)部。 |
