高級ASIC芯片綜合

發(fā)布時間：2010-7-30 13:27 發(fā)布者：techieboy

關鍵詞： ASIC , 綜合

高級ASIC芯片綜合--使用Synopsys Design Compiler Physical Compiler和PrimeTime(第2版) (翻譯版)
作者(Himanshu bhatnagar)

本書第2版描述了使用Synopsys工具進行ASIC芯片綜合、物理綜合、形式驗證和靜態(tài)時序分析的最新概念和技術，同時針對VDSM（超深亞微米）工藝的完整ASIC設計流程的設計方法進行了深入的探討。

本書的重點是使用Synopsys工具解決各種VDSM問題的實際應用。讀者將詳細了解有效處理復雜亞微米ASIC的設計方法，其重點是HDL的編碼風格、綜合和優(yōu)化、動態(tài)仿真、形式驗證、DFT掃描插入、lmks to layout、物理綜合和靜態(tài)時序分析。在每個步驟中，確定了設計流程中每一部分的問題，并詳細描述了解決方法。此外，對包括與時鐘樹綜合和links t0 layo[1t等版圖相關的問題也進行了較詳細的論述。而且，本書還對Synosys基本的工藝庫、HDL編碼風格以及最佳的綜合解決方案進行了深入探討。

本書的讀者對象是ASIC設計工程師和正在學習關于ASIC芯片綜合以及DFT技術的VLSI高級課程的碩士研究生。

高級ASIC芯片綜合.part01.rar (7.82 MB)

高級ASIC芯片綜合.part02.rar (7.82 MB)

高級ASIC芯片綜合.part03.rar (7.82 MB)

高級ASIC芯片綜合.part04.rar (7.82 MB)

高級ASIC芯片綜合.part05.rar (7.82 MB)

高級ASIC芯片綜合.part06.rar (7.82 MB)

高級ASIC芯片綜合.part07.rar (7.82 MB)

高級ASIC芯片綜合.part08.rar (7.82 MB)

高級ASIC芯片綜合.part09.rar (7.82 MB)

高級ASIC芯片綜合.part10.rar (2.54 MB)

本文地址：http://www.54549.cn/thread-18005-1-1.html 【打印本頁】

本站部分文章為轉載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內(nèi)容、版權和其它問題，我們將根據(jù)著作權人的要求，第一時間更正或刪除。