| Verilog HDL相關(guān)資料 |
Digital VLSI Design with Verilog.pdf
3.89 MB, 下載積分: 積分 -1
FSM-Based Digital Design Using Verilog HDL.pdf
2.91 MB, 下載積分: 積分 -1
IEEE Standard Verilog_2001.pdf
4.43 MB, 下載積分: 積分 -1
Verilog HDL Synthesis a Practical Primer(chap1-2).pdf
2.67 MB, 下載積分: 積分 -1
Digital VLSI Design with Verilog.pdf
3.89 MB, 下載積分: 積分 -1
FSM-Based Digital Design Using Verilog HDL.pdf
2.91 MB, 下載積分: 積分 -1
IEEE Standard Verilog_2001.pdf
4.43 MB, 下載積分: 積分 -1
Verilog HDL Synthesis a Practical Primer(chap1-2).pdf
2.67 MB, 下載積分: 積分 -1
Verilog HDL Synthesis a Practical Primer(last).pdf
2.41 MB, 下載積分: 積分 -1
281.48 KB, 下載積分: 積分 -1
495.12 KB, 下載積分: 積分 -1
294.37 KB, 下載積分: 積分 -1
511.67 KB, 下載積分: 積分 -1
2.01 MB, 下載積分: 積分 -1
510.5 KB, 下載積分: 積分 -1
基于Verilog語言的實(shí)用FPGA設(shè)計(jì)(美）科夫曼.pdf
7.98 MB, 下載積分: 積分 -1
基于Verilong_HDL自動(dòng)售貨機(jī)的設(shè)計(jì)與實(shí)現(xiàn).pdf
304.43 KB, 下載積分: 積分 -1
| thanks |
| 推.. |
| 學(xué)習(xí) |
| 學(xué)習(xí)學(xué)習(xí) |
| 謝謝了 |
| 再看看 |
| 打個(gè)包就好了，下著方便 |
| 學(xué)習(xí)學(xué)習(xí) |
| 好資料，正在學(xué)習(xí)中 |
| 學(xué)習(xí)中。。。。。 |
| 學(xué)習(xí)中。。。。。 |
| 謝謝LZ分享 |
| 謝謝 |
 |
| 謝謝 分享 不過一下花掉了3個(gè)積分 心疼ing |
| 樓主真好，給這么多資料 |
| 下了verilog硬件語義，和老外的verilog綜合實(shí)踐基礎(chǔ)，感覺寫的挺好。 |
| 學(xué)習(xí)學(xué)習(xí)。。。謝謝~�。�！ |
| 強(qiáng)悍 好貼�。�！ |
