|
愛特梅爾公司宣布推出用于90nm SiliconCity ASIC開發(fā)的全新定制架構(gòu)，可為客戶提供最高每平方毫米350,000門電路數(shù)目，達(dá)到標(biāo)準(zhǔn)單元ASIC的門密度范圍。SiliconCity柔性架構(gòu)可讓設(shè)計人員針對多種產(chǎn)品變化型款，創(chuàng)建獨特的基礎(chǔ)晶圓架構(gòu)，同時通過設(shè)計復(fù)用大幅縮短客戶的設(shè)計時間，減少非經(jīng)常性工程(NRE)成本，并降低開發(fā)風(fēng)險。 金屬可編程單元結(jié)構(gòu)(Metal Programmable Cell Fabric, MPCF)是技術(shù)的核心 MPCF是愛特梅爾支持CAP 可定制微控制器產(chǎn)品系列，以及SiliconCity柔性架構(gòu)的專利ASIC技術(shù)。在CAP可定制微控制器中，愛特梅爾就對包含ARM內(nèi)核和總線子系統(tǒng)、外設(shè)及存儲器的平臺進(jìn)行了定義。而SiliconCity柔性架構(gòu)則讓用戶自行定義平臺。客戶通過預(yù)先定義共同的嵌入式內(nèi)核和總線、存儲器以及外設(shè)組合，能夠為多種產(chǎn)品實施獨特的IP。Silicon City架構(gòu)給予客戶完全的控制能力，同時MPCF提供了高靈活性。 MPCF通過更佳布線減小內(nèi)核單元 MPCF技術(shù)的關(guān)鍵在于一個小于3.2平方微米的6晶體管內(nèi)核單元。在90nm工藝中，SiliconCity柔性架構(gòu)ASIC可實現(xiàn)每平方毫米300,000到 350,000門密度。而新穎的布線方案則兩層用于互連的金屬層，將系統(tǒng)門利用率提高至90%。更高的門密度結(jié)合基于MPCF的SoC所帶來的更佳布線功能，使得芯片尺寸減少至約為以往130nm工藝芯片的一半。 布線與晶體管幾何對準(zhǔn) 利用MPCF，單元尺寸可與布線網(wǎng)格及晶體管間距的整數(shù)倍完全匹配，不會造成硅材料的浪費。此外，接觸點和通孔的尺寸也與金屬跡線相同，從而在設(shè)計中避免任何可能的重疊，并提供最高效的硅材料垂直利用。相比門陣列和某些早期結(jié)構(gòu)化ASIC產(chǎn)品普遍使用的典型門海(sea-of-gates)架構(gòu)，MPCF的這些優(yōu)勢使到確定設(shè)計所需的系統(tǒng)門數(shù)目變得容易得多，成本效益也得以提高。 而且，MPCF金屬可編程單元和標(biāo)準(zhǔn)單元既可以布局在芯片的不同區(qū)域內(nèi)，也可隨意組合，而不會影響芯片的尺寸。因此，設(shè)計的固定平臺部分可通過標(biāo)準(zhǔn)單元技術(shù)來實現(xiàn)，而芯片的靈活部分則利用MPCF，快速實現(xiàn)衍生產(chǎn)品。 輕易移植現(xiàn)有的處理器連帶FPGA設(shè)計許多現(xiàn)有基于連帶FPGA的業(yè)界標(biāo)準(zhǔn)微控制器設(shè)計都可以在短短20周內(nèi)，以最少的重建工程(re-engineering)成本和很低的初始NRE掩模成本，從最終門級網(wǎng)表直接移植到SiliconCity 柔性ASIC中。至于將來的設(shè)計迭代，則可在僅僅8-12周內(nèi)以更低的單金屬掩膜NRE成本來實現(xiàn)。 供貨 要了解有關(guān)愛特梅爾SiliconCity柔性架構(gòu)的更多信息，請訪問網(wǎng)頁：http://www.atmel.com/products/asic/architecture.asp?family_id=615 。 |
