求助各位大俠：VerilogHDL程序出了點錯誤

saralover · 發(fā)表于 2010-11-17 16:39:26

我是新手剛學(xué)VerilogHDL不久，編程的時候遇到了一點問題，求助各位大俠

reg [22:0] sum,sum1,sum2;

.....
if(sum1>sum2) begin sum<=sum1-sum2; p<=1; end
else begin sum<=sum2-sum1; p<=0; end
.........

編譯綜合結(jié)束后，sum只有10位了，請問這是為什么？？？

xyj · 發(fā)表于 2010-11-21 09:15:47

友情幫頂。。。

penpen · 發(fā)表于 2011-10-13 20:26:40

幫挺起

月落無痕 · 發(fā)表于 2011-10-14 19:02:06

幫頂起

色偷偷偷久久伊人大杳蕉,色爽交视频免费观看,欧美扒开腿做爽爽爽a片,欧美孕交alscan巨交xxx,日日碰狠狠躁久久躁蜜桃

[提問] 求助各位大俠：VerilogHDL程序出了點錯誤

相關(guān)文章