|
作者：Microchip Technology Inc. 資深市場(chǎng)營(yíng)銷工程師 Apurva Peri 使用 SmartHLS™可將開(kāi)發(fā)時(shí)間縮短最多 5 倍。 高級(jí)電機(jī)控制應(yīng)用簡(jiǎn)介 現(xiàn)今的電機(jī)控制應(yīng)用需要具有明確結(jié)果的多軸、多功能解決方案。試想一下大型自動(dòng)化工業(yè)制造單元中的機(jī)器人（循環(huán)執(zhí)行任務(wù)），甚至是機(jī)器人輔助進(jìn)行的醫(yī)療手術(shù)——這些機(jī)器人需要在各個(gè)方向上精確控制，同時(shí)產(chǎn)生確定性輸出。同樣，高端工業(yè)級(jí)無(wú)人機(jī)需要穩(wěn)定的陀螺儀和更高的機(jī)械可靠性，以及 DSP 的高速計(jì)算能力。在更重要的場(chǎng)景中，例如植入像心室輔助裝置這樣的醫(yī)療植入體（改善心臟功能），這類操作不容有任何閃失，因此除了精度和確定性之外，穩(wěn)健性和可靠性也必不可少。電動(dòng)機(jī)還執(zhí)行諸如航天器中的姿態(tài)控制、展開(kāi)機(jī)制、運(yùn)動(dòng)和節(jié)流閥控制等關(guān)鍵功能。機(jī)翼執(zhí)行機(jī)構(gòu)通常在起飛后或準(zhǔn)備著陸時(shí)以較低的速度維持飛機(jī)的燃油效率。這些應(yīng)用需要在高真空、輻射和不斷變化的工作環(huán)境下保持較長(zhǎng)的使用壽命、高可靠性和安全性。 降低系統(tǒng)成本，打造將數(shù)字外設(shè)與處理器內(nèi)核集成在一起的單一聯(lián)網(wǎng)、多協(xié)議硬件，是一以貫之的需求。 FPGA 在電機(jī)控制設(shè)計(jì)中的優(yōu)勢(shì) 與 ASIC 相比，F(xiàn)PGA 的優(yōu)勢(shì)更多，最突出的一點(diǎn)是其具有現(xiàn)場(chǎng)可配置性的確定性并行計(jì)算功能。它們可以實(shí)現(xiàn)復(fù)雜的邏輯功能，支持多種系統(tǒng)的實(shí)現(xiàn)和修改。 我們的 FPGA 獨(dú)樹一幟，因?yàn)樗鼈兙哂谢陂W存的非易失性存儲(chǔ)器。憑借這種瞬時(shí)啟動(dòng)技術(shù)，它們的功耗可比競(jìng)品 FPGA 低 30%到 50%。FPGA 具有抗輻射性能和獨(dú)特的安全功能，例如避免過(guò)度構(gòu)建和克隆、設(shè)計(jì) IP 保護(hù)、信任根、安全數(shù)據(jù)通信和防篡改功能。具體而言，在電機(jī)控制方面，我們的 FPGA 具有低功耗、低抖動(dòng)、低延遲、高精度、高確定性和可擴(kuò)展性，可在解決現(xiàn)代電機(jī)控制應(yīng)用面臨的復(fù)雜挑戰(zhàn)方面發(fā)揮重要作用。 SmartHLS 助力提高生產(chǎn)率 使用 Verilog/VHDL 從頭開(kāi)始為 FPGA 設(shè)計(jì)基于硬件的新電機(jī)控制器會(huì)非常耗時(shí)。通常，工程師已經(jīng)有一個(gè)使用 C/C++設(shè)計(jì)的電機(jī)控制器正在運(yùn)行。在這種情況下，理想的解決方案是針對(duì) Microchip PolarFire® FPGA，自動(dòng)將現(xiàn)有的 C++軟件代碼轉(zhuǎn)換為等效的硬件實(shí)現(xiàn)。智能高級(jí)綜合（SmartHLS™）工具和集成開(kāi)發(fā)環(huán)境可使這項(xiàng)工作變得簡(jiǎn)單易行，它們可以針對(duì) Microchip FPGA 將 C++軟件編譯成硬件模塊。借助高級(jí)綜合工具，您可以將 C++作為輸入，并生成 Verilog 作為輸出。通常，HLS 將生成的頂層 C++函數(shù)標(biāo)記為等效的硬件 IP核心。您可以在頂層 C++函數(shù)中描述算法。然后，您可以使用 HLS pragma 和 C++ HLS 庫(kù)來(lái)描述標(biāo)準(zhǔn)硬件接口，如 AXI、AXI-stream 或存儲(chǔ)器接口。HLS 有一個(gè)頗具吸引力的好處，那就是與 RTL 設(shè)計(jì)相比，使用 C++可以顯著提高抽象水平和生產(chǎn)率，這有助于縮短硬件設(shè)計(jì)和驗(yàn)證時(shí)間。HLS 可以輕松添加或刪除流水線寄存器，以實(shí)現(xiàn)用戶指定的目標(biāo)頻率，因此它非常適合進(jìn)行架構(gòu)探索。 
我們有一位客戶使用 SmartHLS 將其具有嚴(yán)格限制的高級(jí)電機(jī)控制設(shè)計(jì)移植到我們的FPGA�？蛻舻闹饕繕�(biāo)是將確定性延遲時(shí)間縮短到 3 μs 以內(nèi)。該延遲時(shí)間包括從接收每一個(gè)（共八個(gè)）電機(jī)編碼器傳感器的信號(hào)到 FPGA 電機(jī)控制內(nèi)核更新所有這些傳感器的電流輸出之間的反饋時(shí)間。由于 DDR 和 PCIe®等外部 I/O 要求，客戶還希望設(shè)計(jì)能夠在 200MHz 以上的時(shí)鐘頻率下運(yùn)行。此外，他們還希望能夠?qū)⒃O(shè)計(jì)輕松安裝到 PolarFire MPF500器件上。
客戶給出了他們的結(jié)果質(zhì)量報(bào)告，結(jié)果遠(yuǎn)超他們的設(shè)計(jì)目標(biāo)。 他們的周期延遲時(shí)間縮短了 50%，同時(shí)頻率提高到其目標(biāo)時(shí)鐘頻率 200 MHz。電機(jī)控制器的最終確定性延遲時(shí)間也減半，縮短至約 2 μs。電機(jī)控制器的面積也縮小到足以放入 300K LE PolarFire FPGA。 將原始 C++電機(jī)控制器與經(jīng)過(guò)改進(jìn)的 FPGA 版本進(jìn)行比較的實(shí)驗(yàn)表明，就延遲時(shí)間而言，基于 FPGA 的電機(jī)控制器的速度比 Arm®單片機(jī)高 2.5-6 倍，具體取決于單片機(jī)的抖動(dòng)和實(shí)時(shí)操作系統(tǒng)。 單擊此處了解有關(guān) SmartHLS 的更多信息。 單擊此處了解有關(guān)我們的電機(jī)控制解決方案的更多信息。 單擊此處注冊(cè)，可根據(jù)需要訪問(wèn)我們的網(wǎng)絡(luò)研討會(huì)“Microchip FPGA 如何利用 HLS 提高使用 C++的電機(jī)控制應(yīng)用的生產(chǎn)率” |
