|
賽靈思公司面向OpenCL、C和C++ 的SDAccel 開(kāi)發(fā)環(huán)境現(xiàn)已順利通過(guò)Khronos OpenCL 1.0標(biāo)準(zhǔn)一致性測(cè)試。OpenCL標(biāo)準(zhǔn)為軟件開(kāi)發(fā)人員提供了一個(gè)統(tǒng)一的編程環(huán)境，使其能夠編寫(xiě)高效且可移植的代碼，從而能夠在賽靈思FPGA上輕松加速各種算法。作為賽靈思SDx系列的最新成員，SDAccel包含一個(gè)面向OpenCL、C和C++語(yǔ)言的架構(gòu)最優(yōu)化編譯器，且實(shí)踐證明SDAccel相對(duì)于CPU或GPU將單位功耗性能提高達(dá)25倍，性能和資源利用率更是其他FPGA解決方案的3倍。 SDAccel開(kāi)發(fā)環(huán)境結(jié)合了業(yè)界首款支持OpenCL、C和C++的架構(gòu)最優(yōu)化編譯器與多種庫(kù)、開(kāi)發(fā)板，更為FPGA帶來(lái)完全類似CPU/GPU的開(kāi)發(fā)和運(yùn)行時(shí)間體驗(yàn)。 Khronos 組織總裁兼OpenCL工作組主席Neil Trevett 表示：“看到賽靈思對(duì)于異構(gòu)系統(tǒng)并行編程O(píng)penCL標(biāo)準(zhǔn)的支持，我們非常興奮。FPGA天然適用于計(jì)算密集型算法，在這類算法中，高吞吐量、低時(shí)延和低功耗是滿足系統(tǒng)要求的關(guān)鍵�，F(xiàn)在整個(gè)OpenCL設(shè)計(jì)群體都能夠毫無(wú)障礙地獲益于賽靈思FPGA所帶來(lái)的優(yōu)勢(shì)。” 供貨情況 如需獲取SDAccel功能，敬請(qǐng)聯(lián)系您所在地區(qū)的銷售代表。如需了解更多信息，敬請(qǐng)?jiān)L問(wèn)：china.xilinx.com/sdaccel。 該產(chǎn)品符合Khronos OpenCL 1.0規(guī)范要求。 |
