|
來源：IEEE Spectrum 參觀格羅方德位于紐約Malta鎮(zhèn)的晶圓廠Fab8的時候，有人對我說“代工廠簡直跟冰山似的”，我不知道那是誰說的，因為當(dāng)時大家都全副武裝地穿著無塵服，不過那次拜訪確實進一步驗證了這一比喻。 我們才參觀了Fab8的“子工廠”，那是一處位于地面下10米的區(qū)域，水管和電纜像蛇一樣纏繞著一臺臺半導(dǎo)體制造設(shè)備，并分別連接著設(shè)備上的自動化學(xué)處理器、水質(zhì)分析儀、電源調(diào)節(jié)器，以及千瓦級的激光器。 每臺設(shè)備大約占據(jù)80平米的面積，而其中激光系統(tǒng)就占到15到20平米。 組成冰山頂部的設(shè)備是一塊房子大小的塊狀物，由金屬管及不透明的房間和電纜組成，完成頂部的組裝大約需要三周的時間，而完成所用項目的組裝則需要約6周的時間。 6個身著兔子形狀車間服的技術(shù)人員在這個龐然大物里移動，十分仔細地對內(nèi)部程序進行檢查和處理。 這一備受矚目的設(shè)備就是極紫外線光刻（EUV）設(shè)備。 十多年來，半導(dǎo)體制造行業(yè)一方面一直在期待EUV能夠拯救摩爾定律，但另一方面又擔(dān)心該技術(shù)永遠都不會出現(xiàn)。不過最終，它還是來了，而且不久便將投入使用。 三星是第一個聲稱將使用EUV工具生產(chǎn)芯片的公司，并稱將在2018年下半年投入使用。 但其競爭對手格羅方德、臺積電和英特爾顯然也打算在接下來的一個或兩個季度內(nèi)運用這一技術(shù)。 英特爾并未透露任何路線圖信息，但其通過一位發(fā)言人表示，“一旦這項技術(shù)以有效的成本準(zhǔn)備就緒，我們將致力于把EUV投入生產(chǎn)�！毖芯恐赋觯⑻貭栆呀�(jīng)購買了比任何其他公司更多的EUV設(shè)備。 相較于英特爾，格羅方德，三星和臺積電則顯得更加先聲奪人，三方的腳步似乎一致，都將在新版7nm制程引入EUV。 而在此之前，他們將使用Pre-EUV技術(shù)運行長達一年的時間。 很明顯，不管是7nm制程還是EUV都是芯片制造上的難題。格羅方德的首席技術(shù)官Gary Patton介紹，即使沒有EUV，7nm制程也可稱之為“極限運動”。 如果一切順利，而且代工廠可讓EUV工具的運行時間達到其使用壽命的80%甚至更多——格羅方德和臺積電均表示他們能夠做到這一點——那么EUV實際上可以使7nm工藝變得更簡單而且更便宜。不過，要了解其中緣由，必須先弄清楚如今的芯片制造過程。 “光刻是晶圓廠的心臟�！备窳_方德Fab8的高級副總裁兼總經(jīng)理Thomas Caulfield表示。硅晶片在從空白硅片到塞滿130億個晶體管的過程中，需要經(jīng)過很多個步驟，而其中很多步驟都需要經(jīng)過光刻工藝。 當(dāng)今最先進的光刻技術(shù)為193nm浸沒式光刻。顧名思義，波長193nm的光通過照射將掩膜版上的圖案印在硅片表面的光刻膠上，在經(jīng)過刻蝕等步驟將圖案刻蝕到晶圓片上。 問題在于，光不能直接限定小于自己波長的特征。193 nm的長度比現(xiàn)代芯片所需的尺寸要長得多，需要大量的光學(xué)技巧和工作來彌補這一差異。 其中最昂貴的部分是，得使用多達三個甚至四個不同的光掩膜在一個芯片上制作單一的圖案。就如今最復(fù)雜的處理器而言，這意味著一片硅片可能大約需要在光刻工藝循環(huán)80趟。 EUV光刻技術(shù)存在的原因是它使用了13.5納米光，這一尺寸更接近最終打印特征。有了它，制造商可以將三或四個光刻步驟融合成一個。對于其7 nm的EUV工藝，格羅方德將用5步取代15步。而臺積電的光刻設(shè)備和光掩膜技術(shù)總監(jiān)John Lin表示，他的公司也計劃進行類似的削減。 EUV技術(shù)在使7納米工藝更快更便宜的同時，也適用于5nm制程�！叭绻�5nm工藝中不使用EUV，那么它將需要100多個光刻步驟，”Patton說道，“那真是太瘋狂了。” Patton的話聽起來就像EUV光刻技術(shù)來的正是時候，而且在某種程度上，它已經(jīng)來了。但這是一段長達數(shù)十年的旅程，很多時候，專家們都宣稱它已經(jīng)死了。而且即便是現(xiàn)在，有些觀察人士依然認為EUV能應(yīng)用于生產(chǎn)有些不可思議。 研究認為，EUV現(xiàn)在才出現(xiàn)沒什么好驚訝的。他說：“核心技術(shù)的到來比任何人期望的都要長得多。”盡管光刻技術(shù)會使用不同的光源，但是他認為，自上世紀(jì)80年代以來，該技術(shù)出現(xiàn)這種根本性的變化還是頭一次。 在EUV的大部分歷史中，主要的問題是光源，考慮到光源的復(fù)雜性，這也不是什么奇怪的事。在機器一端的真空室中，熔化的錫滴下微小的液滴，而隨著兩個激光脈沖依次對它們進行沖擊，這些液滴會在一個氣流中燃燒。第一個激光脈沖撞擊得十分精確，使液滴變成霧狀的圓盤。第二個激光脈沖則猛地撞爆水滴，使液滴成為閃耀EUV光的等離子體小球。 光源開發(fā)人員多年來一直無法提供所需的電力，而且他們一直承諾過高，但又交付不足。但是現(xiàn)在對光源的擔(dān)憂已經(jīng)基本消除了�？奢敵�205瓦的光源已經(jīng)找到了，并且ASML也已經(jīng)通過實驗證明了250瓦的可靠性，臺積電的John Lin表示，“我們有信心，ASML將在2018年實現(xiàn)250瓦�！� 大多數(shù)光在通過機器時會在多層反射器旅行中迷路，即便這樣，功率也能滿足5納米節(jié)點的要求。不過對于3 nm節(jié)點而言，分析師認為可能需要500瓦的功率，而1nm則甚至需要1000瓦的功率。前者是通過增加驅(qū)動激光器的功率，提高激光能量到EUV的效率，并提高穩(wěn)定性而實現(xiàn)的。后者則需要異乎尋常的能量。我在格羅方德的晶圓廠看到的EUV工具及其相關(guān)的驅(qū)動激光器和其他設(shè)備獲得約1兆瓦的功能，最終也只能為晶圓提供幾十瓦的光功率。Caulfield告訴我，他們不得不為Fab 8增加10%的電源供應(yīng)以滿足兩臺正在安裝的EUV設(shè)備。 雖然電源的挑戰(zhàn)現(xiàn)在已經(jīng)基本上克服了，但這并不是說EUV光刻技術(shù)已經(jīng)能完美地工作了。實際上光掩膜還存在一些問題。這些EUV掩膜與應(yīng)用于193nm光刻技術(shù)的掩膜具有很大的差異，因為它們使用幾十種由不同材料組成的納米層來反射光，而不是透射光。實際上它們有一些很難發(fā)現(xiàn)和避免的缺陷。此外，通常保護光刻掩膜不受灰塵污染的透明罩--即薄膜--還沒有為EUV做好充分的準(zhǔn)備。 薄膜非常重要，因為即使是在超精密的環(huán)境中--這臺機器本身就在一間最高級的潔凈室--在制造過程中仍然會產(chǎn)生一些灰塵。一個掉在光掩膜上的斑點，可能在每一個完成的芯片上投下一個足以毀壞設(shè)備的陰影，并讓一個相當(dāng)昂貴的掩膜變得毫無價值。 這就是為什么如今的光刻工具中，光掩膜上會附上透明薄膜，后者相當(dāng)于前者的安全眼鏡。但這些的薄膜對EUV是不透明的。 要為EUV工作，薄膜必須具有超薄隔膜來使其透明，而同時必須足夠牢固，能夠承受來自光掩膜和普通掃描運動的機械沖擊，以及高能EUV輻射爆炸所帶來的熱量沖擊。 即便沒有令人滿意的薄膜，芯片制造商們也還抱著賭一把的心態(tài)，他們認為只要能減少EUV步驟，使用裸露掩膜的風(fēng)險也是值得的。一旦電子芯片制造商開始越來越依靠EUV，而又未能找到滿意的透明薄膜的時候，這種方式就行不通了。ASML已對運用250瓦EUV光源的設(shè)計進行了測試�！氨仨毟倪M薄膜的設(shè)計，”EUV顧問Vivek Bakshi表示，“我認為EUV不是一個攪局者�！� 更嚴重的問題是，現(xiàn)如今仍然沒有能解決掩膜缺陷的好方法。理想的情況是，你能使用EUV光來掃描需要修復(fù)的點。但是，這種被稱為光圖案掩膜檢查的技術(shù)仍在探索中（盡管三星表示已經(jīng)開發(fā)了內(nèi)部解決方案）。 現(xiàn)在所有的芯片制造商有的都只是權(quán)宜之計。一種是使用基于193 nm光的現(xiàn)有工具。但是在7nm的技術(shù)節(jié)點上，使用這么大的波長就像用手肘來讀盲文一樣：也不是說不可以，但是你可能會錯過一些東西。電子束檢測工具雖然有分辨率，但可能會比較耗時。ASML最近推出了第一個電子束檢測工具。 另一種就是芯片制造商們所謂的“打印檢查”。也就是把掩膜貼在極紫外線光刻設(shè)備上，制造出一個圖案化的硅片，并檢查硅片本身。此方法需要的時間更長，也更昂貴。 盡管如此，芯片制造商仍在向前邁進。電子束技術(shù)公司D2S的首席執(zhí)行官Aki Fujimura和另一名相關(guān)技術(shù)專家表示：“EUV的使用者們正在定義它的用途，這樣那些東西就不會妨礙我們。 技術(shù)專家預(yù)計，聰明的工程師們很快就會解決這一問題及其他EUV光刻技術(shù)遺留的問題。事實上，不同芯片制造商之間的較量可能就在于他們能不能找到能勝任這項工作的工程師。Patton說，“我們把所有的錢都花在工具上，但是如果沒有合適的人，我們還是做不了�！� |
