|
測(cè)試數(shù)據(jù)匯總 表 1 PCIe總線介紹 PCIe，即PCI-Express(peripheral component interconnect express)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)。主要用于擴(kuò)充計(jì)算機(jī)系統(tǒng)總線數(shù)據(jù)吞吐量以及提高設(shè)備通信速度。 圖 1 DMA技術(shù)介紹 DMA（Direct Memory Access，直接內(nèi)存訪問(wèn)）是一種讓硬件外設(shè)直接與存儲(chǔ)器進(jìn)行數(shù)據(jù)交換的技術(shù)，無(wú)需CPU參與數(shù)據(jù)傳輸過(guò)程。 使用非DMA方式進(jìn)行數(shù)據(jù)傳輸時(shí)，外設(shè)與內(nèi)存之間的數(shù)據(jù)搬運(yùn)需要依靠CPU來(lái)完成。這意味著每次數(shù)據(jù)傳輸都需要CPU的介入，導(dǎo)致CPU資源占用較高，并且數(shù)據(jù)傳輸速度相對(duì)較低。 使用DMA方式進(jìn)行數(shù)據(jù)傳輸時(shí)，外設(shè)可以直接與內(nèi)存進(jìn)行數(shù)據(jù)交換。減少了CPU的介入和中斷處理，數(shù)據(jù)傳輸過(guò)程更加流暢和高效。 圖 2 RK3568J + FPGA典型應(yīng)用場(chǎng)景 圖 3 基于RK3568J + FPGA的PCIe通信案例 本文主要介紹基于RK3568J + FPGA的PCIe通信案例，適用開(kāi)發(fā)環(huán)境如下： Windows開(kāi)發(fā)環(huán)境：Windows 7 64bit、Windows 10 64bit Linux開(kāi)發(fā)環(huán)境：VMware15.5.5、Ubuntu18.04.4 64bit U-Boot：U-Boot-2017.09 Kernel：Linux-4.19.232、Linux-RT-4.19.232 LinuxSDK：LinuxSDK-[版本號(hào)]（基于rk356x_linux_release_v1.3.1_20221120） 硬件平臺(tái)：創(chuàng)龍科技TL3568F-EVM工業(yè)評(píng)估板 （基于瑞芯微RK3568J + 紫光同創(chuàng)Logos-2） 為了簡(jiǎn)化描述，本文僅摘錄部分方案功能描述與測(cè)試結(jié)果，詳細(xì)產(chǎn)品資料可以通過(guò)公眾號(hào)（Tronlong創(chuàng)龍科技）下載。 案例說(shuō)明 ARM端基于PCIe總線對(duì)FPGA DRAM進(jìn)行讀寫(xiě)測(cè)試。應(yīng)用程序通過(guò)ioctl函數(shù)發(fā)送命令開(kāi)啟DMA傳輸數(shù)據(jù)后，等待驅(qū)動(dòng)上報(bào)input事件；當(dāng)應(yīng)用層接收到input事件，說(shuō)明DMA傳輸數(shù)據(jù)完成。 程序流程如下圖所示。 圖 4 （1）ARM端程序原理說(shuō)明如下：a)采用DMA方式； b)將數(shù)據(jù)寫(xiě)至dma_memcpy驅(qū)動(dòng)申請(qǐng)的連續(xù)內(nèi)存空間（位于DDR）； c)配置DMA，如源地址、目標(biāo)地址、傳輸?shù)臄?shù)據(jù)大小等； d)寫(xiě)操作：通過(guò)ioctl函數(shù)啟動(dòng)DMA，通過(guò)PCIe總線將數(shù)據(jù)搬運(yùn)至FPGA DRAM； e)程序接收驅(qū)動(dòng)上報(bào)input事件后，將通過(guò)ioctl函數(shù)獲取DMA搬運(yùn)數(shù)據(jù)耗時(shí)，并計(jì)算DMA傳輸速率（即寫(xiě)速率）； f)讀操作：通過(guò)ioctl函數(shù)啟動(dòng)DMA，通過(guò)PCIe總線將FPGA DRAM中的數(shù)據(jù)搬運(yùn)至dma_memcpy驅(qū)動(dòng)申請(qǐng)的連續(xù)內(nèi)存空間（位于DDR）； g)程序接收驅(qū)動(dòng)上報(bào)input事件后，將數(shù)據(jù)從內(nèi)核空間讀取至用戶空間，然后校驗(yàn)數(shù)據(jù)，同時(shí)通過(guò)ioctl函數(shù)獲取DMA搬運(yùn)數(shù)據(jù)耗時(shí)，并計(jì)算DMA傳輸速率（即讀速率）。 （2） FPGA端程序原理說(shuō)明如下： a)實(shí)現(xiàn)PCIe Endpoint功能； a)處理PCIe RC端發(fā)起的PCIe BAR0空間讀寫(xiě)事務(wù)； b)將PCIe BAR0讀寫(xiě)數(shù)據(jù)緩存至FPGA DRAM中。 案例演示 評(píng)估板上電啟動(dòng)后，進(jìn)入評(píng)估板文件系統(tǒng)執(zhí)行如下命令，將隨機(jī)數(shù)據(jù)先寫(xiě)入FPGA DRAM，再?gòu)腇PGA DRAM讀出。測(cè)試完成后，程序?qū)?huì)打印最終測(cè)試結(jié)果，包含讀寫(xiě)平均傳輸耗時(shí)、讀寫(xiě)平均傳輸速率、讀寫(xiě)錯(cuò)誤統(tǒng)計(jì)等信息。 Target#./dma_memcpy_demo -a 0xf0200000 -s 65536 -c 100 -d /dev/input/event6 圖 5 表 2 測(cè)試結(jié)果說(shuō)明 |
