|
近日，三星電子在科技界引起了廣泛關(guān)注，其最新研發(fā)的BSPDN（Backside Power Delivery Network，背面供電網(wǎng)絡(luò)）技術(shù)展現(xiàn)出顯著的技術(shù)優(yōu)勢與收益。三星電子負責晶圓代工PDK開發(fā)團隊的高級副總裁Lee Sun-Jae在西門子EDA論壇2024首爾場上詳細介紹了這一創(chuàng)新技術(shù)，并分享了其在提升芯片性能、減少尺寸及能效方面的卓越表現(xiàn)。 BSPDN技術(shù)作為三星電子在先進制程領(lǐng)域的重要突破，旨在通過改變傳統(tǒng)的前端供電網(wǎng)絡(luò)（FSPDN）布局，將供電網(wǎng)絡(luò)遷移至芯片背面，從而大幅優(yōu)化芯片內(nèi)部結(jié)構(gòu)，解決布線堵塞問題，提升整體性能。據(jù)Lee Sun-Jae介紹，相較于傳統(tǒng)的2nm工藝采用FSPDN供電方式，采用BSPDN技術(shù)的SF2Z節(jié)點在多個方面展現(xiàn)出顯著優(yōu)勢：芯片面積可減少約17%，能效提升約15%，性能增強約8%。 這一突破性成果得益于BSPDN技術(shù)在晶圓背面布局供電網(wǎng)絡(luò)的獨特設(shè)計。通過將供電網(wǎng)絡(luò)移至背面，不僅緩解了正面布線擁堵的問題，還使得芯片正面能夠更加專注于與晶體管的信號互連，從而提升信號傳輸效率。此外，BSPDN技術(shù)還支持更粗的電線和更低的電阻，從而能夠驅(qū)動更高的電流，進一步提高芯片性能或降低功耗。 三星電子的BSPDN技術(shù)不僅在技術(shù)上具有先進性，還展現(xiàn)出了顯著的市場潛力。隨著芯片制造工藝的不斷推進，傳統(tǒng)的FinFET技術(shù)在5nm以下制程工藝中已難以提供足夠的效益，尤其是在面對數(shù)據(jù)密集型高性能應(yīng)用程序時。而BSPDN技術(shù)的出現(xiàn)，無疑為晶圓代工市場注入了新的活力，將推動半導(dǎo)體行業(yè)向更高效率、更低功耗、更高性能的方向發(fā)展。 據(jù)悉，三星電子已將BSPDN技術(shù)納入其先進的制程路線圖，計劃在未來幾年內(nèi)逐步實現(xiàn)量產(chǎn)。初版2nm制程SF2定于2025年量產(chǎn)，而采用BSPDN技術(shù)的改進版SF2Z則將于2027年量產(chǎn)。對于SF2P節(jié)點，三星電子也計劃實現(xiàn)較SF2工藝12%的性能提升、25%的功耗降低以及8%的面積減少。 業(yè)內(nèi)人士普遍認為，三星電子的BSPDN技術(shù)將成為未來半導(dǎo)體技術(shù)發(fā)展的重要方向之一。隨著臺積電、英特爾等晶圓制造大廠也紛紛布局背面供電技術(shù)，全球半導(dǎo)體行業(yè)正迎來一場新的技術(shù)革命。 |
